526互联

xilinx fifo

FIFO设计

first in first out,先进先出 fifo是基于RAM进行设计的 双端口RAM设计(16*8) 如果大的RAM可以调用IP RAM的关键参数:深度和宽度 module dual_ram #( parameter ADDR_WIDTH = 4, parameter RAM_WIDTH = ......
FIFO

18 Verilog语法_FIFO设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法的FIFO设计，需要掌握FIFO的基本原理，掌握同步FIFO和异步FIFO的结构。 2同步FIFO FI ......
语法 Verilog FIFO 18

1-1-02 AMD(XILINX) FPGA开发工具Vitis(vivado)安装

1.1Vitis概述 Vitis 统一软件平台可实现在 Xilinx 异构平台（包括 FPGA、SoC 和 Versal ACAP）上开发嵌入式软件和加速应用。它可为边缘、云和混合计算应用加速提供统一编程模型。 利用与高层次框架的集成，通过加速库采用 C、C++ 或 Python 进行开发，或者使用 ......
开发工具 工具 XILINX vivado Vitis

1-1-03 XILINX JTAG开发工具usb-jtag驱动安装

1.1概述 一般安装vitis(vivado)的过程中勾选了安装jtag cable驱动就会默认安装好jtag驱动，但是如果vivado无法正确识别到JTAG，那么可以试下重新手动安装驱动 1.2准备工作 安装驱动前，必须关闭所有的vivado,vitis-sdk并且拔掉USB JTAG 以免导致安 ......
开发工具 usb-jtag 工具 XILINX JTAG

27 浅谈XILINX BRAM的基本使用

软件版本：VIVADO2021.1 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！ 1 概述 对于BRAM 详细的说明在XILINX 官方文 ......
XILINX BRAM 27

6 浅谈XILINX FIFO的基本使用

软件版本：VIVADO2021.1 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！ 1 概述 首先来大概了解下什么是FIFO ,FIFO( ......
XILINX FIFO

01 Xilinx vitis安装

1 Vitis概述 Vitis 统一软件平台可实现在 Xilinx 异构平台（包括 FPGA、SoC 和 Versal ACAP）上开发嵌入式软件和加速应用。它可为边缘、云和混合计算应用加速提供统一编程模型。 利用与高层次框架的集成，通过加速库采用 C、C++ 或 Python 进行开发，或者使用基 ......
Xilinx vitis 01

XILINX HLS 入坑记录 之 写RAM 综合出 读取+写入Ram

最近使用 Xilinx HLS 来开发 算法的IPcore,使用的Vitis 2021,发现光是 EDA 工具就存在很多的bug，比如： 1.经常C综合 停留在 Using flow_target 'vivado' 不给任何报错提示，永远卡死； 2.点击coSimulation vivado 启动 ......
XILINX HLS RAM Ram

S32K146-CAN fifo接收

之前项目中，一直用的MB（message buffer）结构和中断方式来接收总线CAN 报文。总线负载率和MCU负载不高的情况下，能够正常接收报文。 总线报文复杂的时候，可以利用CAN-FIFO和硬件过滤来提高MCU接收报文能力和性能。 先理解三个概念： 1）筛选ID；2）掩码；3）FIFO接收 筛 ......
fifo 146 CAN 32

进程间通信-信号-pipe-fifo

1.运行结果 这三段代码实现了 FIFO（命名管道）的基本操作，允许进程之间进行通信。以下是对每个程序的简要说明： fifo_creator.c： 这个程序创建了一个 FIFO 文件，它使用 mkfifo 函数在指定路径下创建了一个名为 /tmp/myfifo 的 FIFO。 • mkfifo("/ ......
pipe-fifo 进程 信号 pipe fifo

同步FIFO设计

FIFO有一个读口和一个写口，读写时钟一致是同步FIFO，时钟不一致就是异步FIFO IP设计中通常使用的是同步FIFO 异步FIFO通常使用在跨时钟域设计中 RAM(Random Access Memory)的设计 FIFO中的数据可以存储在寄存器中或者SRAM中，FIFO的容量比较小的时候，使用 ......
FIFO

进程间通信-信号-pipe-fifo

进程间通信-信号-pipe-fifo 编译fifo文件夹的程序 运行fifo文件夹的程序 代码说明 1.consumer.c 文件包含一个用来从 FIFO（命名管道）读取数据的 C 程序。以下是它的主要组件和系统调用的分解： main() 函数: 初始化文件描述符（pipe_fd）、返回状态（res ......
pipe-fifo 进程 信号 pipe fifo

第7天 FIFO与鼠标控制

获取按键编码 当中断程序处理完毕之后需要相8259A发送一个处理完毕的信号，这样8259A才知道中断已经处理完毕，可以接收下一个中断信号了，不然的话，我们的键盘中断一直阻塞在哪里没办法进行处理下一个按键操作。 io_out8(PIC0_OCW2, 0x61);就是为了满足这个操作的。键盘的中断是IR ......
鼠标 FIFO

进程间通信-信号-pipe-fifo

编译运行 Fifo Consumer Producer 一起运行 Testmf pipe文件夹 Pipe Listarg 理解 ()Pipe 概念: 管道是一种在两个进程之间进行通信的机制。个进程的输出可以通过管道传递给另一个进程的输入创建: 在C语言中，可以使用pipe系统调用创建管道。管道有两端 ......
pipe-fifo 进程 信号 pipe fifo

进程间通信-信号-pipe-fifo（课上测试）

一.运行结果 二.代码说明 consumer.c 该程序是一个使用FIFO（命名管道）进行进程间通信的示例。首先定义了FIFO的名称和缓冲区的大小。然后在主函数中，打开了一个以只读方式打开的FIFO，并读取FIFO中的数据直到读取完毕，最后关闭FIFO。 相关系统调用说明：1. open：打开FIF ......
pipe-fifo 进程 信号 pipe fifo

消息传递：管道和FIFO

一、简介 管道是没有名字的，管道创建的资源由内核管理，单个程序中不同进程通过管道描述符fd进行通信，对于程序和程序之间是无法通信的。 FIFO是有名字的（也称为 有名管道），每一个FIFO都有一个文件与之关联，但仅限于同一主机程序与程序之间通信，无法通过在NFS上创建FIFO通信。 二、管道 所有管 ......
管道 消息 FIFO

环形缓冲区FIFO

最近学习一个LwRB开源环形缓冲区FIFO设计，即先入先出缓冲区。LwRB 是一个开源、通用环形缓冲区库。 1、只有单个任务写和单个任务读时，线程是安全的 2、只有单个中断写和单个中断读时，中断是安全的 3、支持内存间的 DMA 操作，实现缓冲区和应用程序内存之间零拷贝 4、对于读数据，提供 pee ......
缓冲区 环形 FIFO

明德扬PCIE开发板系列XILINX-K7试用体验-第二篇

*本文为明德扬原创文章，转载请注明出处！作者：Vito* 第二周的试用计划是实现常见低速协议（UART，I2C，SPI）的FPGA工程，记录自己实现的过程，包括协议基本理解，实现思路，仿真调试，上板验证4个流程。虽然低速协议相对简单，但是每次自己动手写又会发现之前没有注意到的问题，又能从中巩固自己的 ......
XILINX-K XILINX PCIE

进程间通信-信号-pipe-fifo(

![](https://img2023.cnblogs.com/blog/2555437/202311/2555437-20231129093026199-1452567899.png) ![](https://img2023.cnblogs.com/blog/2555437/202311/2555... ......
pipe-fifo 进程 信号 pipe fifo

基于XILINX MMCM的动态移相功能

1、配置 2、关注一下VCO的频率，一个psen高脉冲，输出相位偏移1/56个VCO周期 3、仿真输出 描述，输入200MHz，输出1-200MHz ；每一个psen移动17.8ps；输出2-200MHz 相位固定不变。 如下为移相操作时序图。 仿真输出： ......
功能 动态 XILINX MMCM

verilog 简易fifo

fifo.v `timescale 1ns / 1ps module fifo #( parameter fifo_depth = 128 )( input clk, input rst, input read_en, input write_en, input write_data, output ......
简易 verilog fifo

USB(2.0 / Type-C) to MPSSE(JTAG / SPI / IIC) / UART / FIFO: FTDI 的FT4232H配成SPI+JTAG+Two Ways UART使用实例

Ti60 Demo板FT4232H 串口使用 易灵思FPGA技术交流 2022-04-15 08:43 Ti60 F225 demo板使用的是FT4232H,有4个通道A,B,C和D。其中A通道用于SPI接口，可以是AS也可以是PS。通道B用于JTAG，通道C连接了UART，通道D连接了FX3。 A ......
JTAG UART SPI 实例 Type-C

Electrical(Hardware) Protocols: FIFO / JTAG / SPI / IIC / IIS / UART / SWD / ICSP / CANBus/ModBus

Electrical(Hardware) Protocols: JTAG(Joint Test Action Group), JTAG is actually a protocol over SPI. 5 pins/connections(GND, TMS, TCK, TDI, TDO), Outp ......
Electrical Protocols Hardware CANBus ModBus

USB(2.0 / Type-C) to MPSSE(JTAG / SPI / IIC) / UART / FIFO: FTDI 的桥接芯片选型

首次使用 FTDI 的 USB bridging chips 是在 Amazon 工作期间，需要通过 PC电脑上 Linux 开发环境 的 Kermit 软件, 经由FTDI的USB to UART串口线 对 Amazon Kindle 进行 Hardware/OS/Framework/Softwa ......
芯片 Type-C MPSSE Type JTAG

队列（Queue）：先进先出（FIFO）的数据结构

队列是一种基本的数据结构，用于在计算机科学和编程中管理数据的存储和访问。队列遵循先进先出（First In, First Out，FIFO）原则，即最早入队的元素首先出队。这种数据结构模拟了物理世界中的队列，如排队等待服务的人。 在本篇博客中，我们将详细介绍队列的概念、用途、实现以及如何在编程中使用 ......
数据结构 队列 先进 结构 数据

Xilinx VIvado学习-01 数值处理之除法（有符号）

Verilog 数值处理，在处理除法的时候，需要注意位宽。 实例： quotient=a/b; reside=a%b; module si_div(input signed [9:0] a,input signed [7:0] b,output signed[9:0] quotient,output ......
除法 数值 符号 Xilinx VIvado

Xilinx VIvado学习-01 数值处理之乘法（有符号）

Verilog 数值处理，在处理减法的时候，需要注意溢出问题。 实例：a*b=c 1 module si_product( 2 input signed [9:0] a, 3 input signed [7:0] b, 4 output signed[17:0] product 5 ); 6 ass ......
乘法 数值 符号 Xilinx VIvado

Xilinx VIvado学习-01 数值处理之乘法（无符号）

Verilog 数值处理，在处理减法的时候，需要注意溢出问题。 实例：a*b=c 1 `timescale 1ns / 1ps 2 ////////////////////////////////////////////////////////////////////////////////// 3 ......
乘法 数值 符号 Xilinx VIvado

STM32DMA FIFO理解

1.节拍的意思是MSIZE大小的 原目标数据一次传输到FIFO的大小，突发的意思是传到目标地址的过程 ......
FIFO STM DMA 32

Xilinx VIvado学习-01 数值处理之减法器

Verilog 数值处理，在处理减法的时候，需要注意溢出问题。 实例：a-b=c module un_sub( input unsigned [7:0] a, input unsigned [7:0] b, output [7:0] sub, output carry ); assign {carr ......
法器 数值 Xilinx VIvado 01
共78篇  :1/3页 首页上一页1下一页尾页