常用的74逻辑芯片：
传统型：
74×× -标准型
4F×× -F：Flash -高速
肖特基型：
74LS×× -LS：LOW SBD -低功耗肖特基
74ALS×× -ALS：ADVANCED LOW SBD -先进低功耗肖特基
74S×× -S：SBD -肖特基
74AS×× -AS：ADVANCED SBD -先进肖特基
COMS型：
74HC×× -HC：HIGH-SPEED CMOS -高速COM
74HCT×× -HCT：HIGH-SPEED COMS TTL -高速TTL
74AHC×× -AHC：ADVANCED HIGH-SPEED CMOS -先进高速CMOS
74AHCT×× -AHCT：ADVANCED HIGH-SPEED CMOS TTL -先进高速TTL
74HCUxx -HCU：HIGH-SPEED COMS UNBUFFERED -无缓冲级的高速CMOS
74系列各芯片芯片的区别：
大致可根据工艺类似分为三类，分别是：
1）Bipolar(双极)工艺
2）CMOS工艺
3）BiCMOS工艺
1）Bipolar(双极)工艺-高速、强驱动
1.74××(标准型)，早期产品
2.74S××(低功耗肖特基)，74系列改进型，属于高速TTL产品。非门平均传输时间约为10ns，但电路静态功耗较大
3.74AS××(先进肖特基)，74S系列后续产品，速度可达1.5ns(典型值)
4.74LS××(肖特基)，TTL类型的主要产品系列，性价比较高
5.74ALS××(先进低功耗肖特基)，74LS-系列的后续产品，速度为4ns、功耗为1mW，价格相对较高。
6.74F××(高速)，此类型不属于肖特基
2）CMOS工艺-高集成度、低功耗
1.HC(COMS)，高速CMOS标准逻辑电路系列，具有与74LS-系列相同的工作速度和CMOS集成电路固有的低功耗、电源电压范围广等特点。
2.AHC(COMS)，74AHC系列具有与74AS系列相同的工作速度、与CMOS集成电路固有的低功耗、电源电压范围广等特点。
3.HCT(TTL)，和74LS兼容，但HCT功耗较低；
4.HCU(COMS)，适用于无缓冲级CMOS电路。
3）BiCMOS工艺-既有又有但制造复杂成本高
BCT、ABT、LVT、ALVT，使用较少，此处不多赘诉
74系列各芯片特点：
1、74LS属于TTL类型的集成电路，而74HC属于CMOS集成电路，LS的速度比HC略快
2、HCT输入输出与LS兼容，同为TTL电平，但比LS功耗低
3、LS输入开路为高电平，HC输入不允许开路，HC一般都要求有上下拉电阻来确定上电时的有效电平，LS没有这个要求
4、LS输出下拉强上拉弱，HC输出上拉下拉相同
5、TTL在低电平和高电平分别为0.8和V2.4，CMOS在工作电压为5V时分别为0.3V和3.6V，所以COMS兼容TTL
6、TTL一般默认工作电压为5V-5.5V，COMS一般为2V到6V
7、TTL一般高电平的驱动能力为5mA，低电平为20mA；而CMOS的高低电平均为5mA；
8、CMOS器件抗静电能力差，易发生栓锁问题，所以CMOS的输入脚不能直接接电源
其他：
1、74HCxx是74LSxx同序号的翻版，模型的最后几个数字相同，表示电路的逻辑功能、管脚排列完全兼容，方便74HC取代74LS
2、74ACxx是74ASxxx同序号的翻版，模型的最后几个数字相同，表示电路的逻辑功能、管脚排列完全兼容，方便74AC替代74AS
74系列功能分类统计：
1、门电路和反相器
2、选择器
3、编/译码器
4、计数器
5、寄存器
6、触发器
7、锁存器
8、缓冲驱动器
9、收发器
10、总线开关
11、背板驱动器
常见产74芯片厂家：
1、TI(德州仪器)-SN74XX/CD74XX
2、Nexperia(安世)-74XX,XX
3、onsemi(安森美)-MC74XX/MM74XX
4、TOSHIBA(东芝)-TC74XX
5、i-CORE(中芯爱微)-AiP74XX
6、UMW(友台半导体)-SN74XX
7、CJ(江苏长电/长晶科技)-74XX
备注：排名不分先后，都是一些常用的厂家
逻辑芯片的使用指南：
宇宙免责声明：（这部分内容是复制其他博主的，这位博主应该也是复制的，写的很乱，但多少有点东西，时间原因没有去精炼，后续有机会会补充的）
1、多余不用输入管脚的处理
在多数情况下，集成电路芯片的管脚不会全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管脚，但实际上通常不会全部使
用，这样就会存在悬空端子。所有数字逻辑器件的无用端子必须连接到一个高电平或低电平，以防止电流漂移（具有总线保持功能的器
件无需处理不用输入管脚）。究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。 244、16244经测试在接高电平时静态功耗较小
，而接地时静态功耗较大，故建议其无用端子处理以通过电阻接电源为好，电阻值推荐为1～10K。
2、选择板内驱动器件的驱动能力，速度，不能盲目追求大驱动能力和高速的器件，应该选择能够满足设计要求，同时有一定的余量的器
件，这样可以减少信号过冲，改善信号质量。 并且在设计时必须考虑信号匹配。
3、在对驱动能力和速度要求较高的场合，如高速总线型信号线，可使用ABT、LVT系列。板间接口选择ABT16244/245或LVTH16244/245，并
在母板两端匹配，在不影响速度的条件下与母板接口尽量串阻，以抑制过冲、保护器件，典型电阻值为10- 200Ω左右，另外，也可以使用
并接二级管来进行处理，效果也不错，如1N4148等（抗冲击较好）。
4、在总线达到产生传输线效应的长度后，应考虑对传输线进行匹配，一般采用的方式有始端匹配、终端匹配等。
始端匹配是在芯片的输出端串接电阻，目的是防止信号畸变和地弹反射，特别当总线要透过接插件时，尤其须做始端匹配。 内部带串联阻
尼电阻的器件相当于始端匹配，由于其阻值固定，无法根据实际情况进行调整，在多数场合对于改善信号质量收效不大，故此不建议推荐
使用。始端匹配推荐电阻值为10～51 Ω，在实际使用中可根据IBIS模型模拟仿真确定其具体值。
由于终端匹配网络加重了总线负载，所以不应该因为匹配而使Buffer的实际驱动电流大于驱动器件所能提供的最大Source、Sink电流值。
应选择正确的终端匹配网络，使总线即使在没有任何驱动源时，其线电压仍能保持在稳定的高电平。
5、要注意高速驱动器件的电源滤波。如ABT、LVT系列芯片在布线时，建议在芯片的四组电源引脚附近分别接0.1 μ或0.01 μ电容。
6、可编程器件任何电源引脚、地线引脚均不能悬空；在每个可编程器件的电源和地间要并接0.1uF的去耦电容，去耦电容尽量靠近电源引
脚，并与地形成尽可能小的环路。
7、收发总线需有上拉电阻或上下拉电阻，保证总线浮空时能处于一个有效电平，以减小功耗和干扰。
8、373/374/273等器件为工作可靠，锁存时钟输入建议串入10－200欧电阻。
9、时钟、复位等引脚输入往往要求较高电平，必要时可上拉电阻。
10、注意不同系列器件是否有带电插拔功能及应用设计中的注意事项，在设计带电插拔电路时请参考公司的《单板带电插拔设计规范》。
11、注意电平接口的兼容性。 选用器件时要注意电平信号类型，对于有不同逻辑电平互连的情况，请遵守本规范的相应的章节的具体要求。
12、 在器件工作过程中，为保证器件安全运行，器件引脚上的电压及电流应严格控制在器件手册指定的范围内。逻辑器件的工作电压不
要超出它所允许的范围。
13、逻辑器件的输入信号不要超过它所能允许的电压输入范围，不然可能会导致芯片性能下降甚至损坏逻辑器件。
14、对开关量输入应串电阻，以避免过压损坏。
15、对于带有缓冲器的器件不要用于线性电路，如放大器。