| TIMx_CR1 | TIM1&TIM8 control register 1 | TIM1 和 TIM8 控制寄存器 1 |
| TIMx_CR2 | TIM1&TIM8 control register 2 | TIM1 和 TIM8 控制寄存器 2 |
| TIMx_SMCR | TIM1&TIM8 slave mode control register | TIM1 和 TIM8 从模式控制寄存器 |
| TIMx_DIER | TIM1&TIM8 DMA/interrupt enable register | TIM1 和 TIM8 DMA/中断使能寄存器 |
| TIMx_SR | TIM1&TIM8 status register | TIM1 和 TIM8 状态寄存器 |
| TIMx_EGR | TIM1&TIM8 event generation register | TIM1 和 TIM8 事件生成寄存器 |
| TIMx_CCMR1 | TIM1&TIM8 capture/compare mode register 1 | TIM1 和 TIM8 捕获/比较模式寄存器 1 |
| TIMx_CCMR2 | TIM1&TIM8 capture/compare mode register 2 | TIM1 和 TIM8 捕获/比较模式寄存器 2 |
| TIMx_CCER | TIM1&TIM8 capture/compare enable register | TIM1 和 TIM8 捕获/比较使能寄存器 |
| TIMx_CNT | TIM1&TIM8 counter | TIM1 和 TIM8 计数器 |
| TIMx_PSC | TIM1&TIM8 prescaler | TIM1 和 TIM8 预分频器 |
| TIMx_ARR | TIM1&TIM8 auto-reload register | TIM1 和 TIM8 自动重载寄存器 |
| TIMx_RCR | TIM1&TIM8 repetition counter register | TIM1 和 TIM8 重复计数器寄存器 |
| TIMx_CCR1 | TIM1&TIM8 capture/compare register 1 | TIM1 和 TIM8 捕获/比较寄存器 1 |
| TIMx_CCR2 | TIM1&TIM8 capture/compare register 2 | TIM1 和 TIM8 捕获/比较寄存器 2 |
| TIMx_CCR3 | TIM1&TIM8 capture/compare register 3 | TIM1 和 TIM8 捕获/比较寄存器 3 |
| TIMx_CCR4 | TIM1&TIM8 capture/compare register 4 | TIM1 和 TIM8 捕获/比较寄存器 4 |
| TIMx_BDTR | TIM1&TIM8 break and dead-time register | TIM1 和 TIM8 断路和死区寄存器 |
| TIMx_DCR | TIM1&TIM8 DMA control register | TIM1 和 TIM8 DMA 控制寄存器 |
| TIMx_DMAR | TIM1&TIM8 DMA address for full transfer | TIM1 和 TIM8 全传输 DMA 地址 |
|
TIM1&TIM8 control register 1 TIMx_CR1 TIM1 和 TIM8 控制寄存器 1 |
||
| 位 9:8 CKD[1:0]：时钟分频 (Clock division) | 00：tDTS = tCK_INT 01：tDTS = 2 * tCK_INT 10：tDTS = 4 * tCK_INT 11：保留，不要设置成此值 |
ETR TIx |
| 位 7 ARPE：自动重载预装载使能 (Auto-reload preload enable) | 0：TIMx_ARR 寄存器不进行缓冲 1：TIMx_ARR 寄存器进行缓冲 |
0直接传送到影子寄存器 1以在每次发生更新事件 (UEV)
|
| 位 6:5 CMS[1:0]：中心对齐模式选择 (Center-aligned mode selection) | 00：边沿对齐模式。根据方向位 (DIR) 递增或递减 01：中心对齐模式 1，交替进行递增计数和递减计数。仅当计数器递减计数时，配置 为输出的通道（TIMx_CCMRx 寄存器中的 CxS=00）的输出比较中断标志才置 1。 10：中心对齐模式 2。交替进行递增计数和递减计数。仅当计数器递增计数时，配置 为输出的通道（TIMx_CCMRx 寄存器中的 CxS=00）的输出比较中断标志才置 1。 11：中心对齐模式 3。计数器交替进行递增计数和递减计数。当计数器递增计数或递减计数输出比较中断标志都会置 1 |
只要计数器处于使能状态 (CEN=1)，就不得从边沿对齐模式切换为中心对齐模式 |
| 位 4 DIR：方向 (Direction) | 0：计数器递增计数 1：计数器递减计数 |
当定时器配置为中心对齐模式或编码器模式时，该位为只读状态
|
| 位 3 OPM：单脉冲模式 (One pulse mode) | 0：计数器在发生更新事件时不会停止计数 1：计数器在发生下一更新事件时停止计数（将 CEN 位清零） |
 |
| 位 2 URS：更新请求源 (Update request source) | 0：使能时，所有以下事件都会生成更新中断或 DMA 请求。此类事件包括： — 计数器上溢/下溢 — 将 UG 位置 1 — 通过从模式控制器生成的更新事件 1：使能时，只有计数器上溢/下溢会生成更新中断或 DMA 请求 |
此位由软件置 1 和清零，用以选择 UEV 事件源。
|
| 位 1 UDIS：更新禁止 (Update disable) |
0：使能 UEV。更新 (UEV) 事件可通过以下事件之一生成： 1：禁止 UEV。不会生成更新事件，各影子寄存器的值（ARR、PSC 和 CCRx）保持不变。 |
此位由软件置 1 和清零，用以使能/禁止 UEV 事件生成。 |
| 位 0 CEN：计数器使能 (Counter enable) | 0：禁止计数器 1：使能计数器 |
 |
|
TIMx_CR2 TIM1&TIM8 control register 2 |
||
| 位 14 OIS4 输出空闲状态 4（OC4 输出）(Output Idle state 4 (OC4 output)) | ||
| 位 13 OIS3N 输出空闲状态 3（OC3N 输出）(Output Idle state 3 (OC3N output) | ||
| 位 12 OIS3 输出空闲状态 3（OC3 输出）(Output Idle state 3 (OC3 output)) | ||
| 位 11 OIS2N | ||
| 位 10 OIS2 | ||
| 位 9 OIS1N 输出空闲状态 1（OC1N 输出）(Output Idle state 1 (OC1N output)) |
0：当 MOE=0 时，经过死区时间后 OC1N=0 |
|
| 位 8 OIS1 输出空闲状态 1（OC1 输出）(Output Idle state 1 (OC1 output)) |
0：当 MOE=0 时，（如果 OC1N 有效，则经过死区时间之后）OC1=0 |
|
| 位 7 TI1S：TI1 选择 (TI1 selection) | 0：TIMx_CH1 引脚连接到 TI1 输入 1：TIMx_CH1、CH2 和 CH3 引脚连接到 TI1 输入（异或组合） |
 |
| 位 6:4 MMS[1:0]：主模式选择 (Master mode selection) |
可选择主模式下将要发送到从定时器以实现同步的信息 (TRGO) 000：复位 TIMx_EGR 寄存器中的 UG 位用作触发输出 (TRGO) 001：使能 计数器使能信号 CNT_EN 用作触发输出 (TRGO) 010：更新– 选择更新事件作为触发输出 (TRGO) 主定时器 作 从定时器的预分频器 011：比较脉冲 当 CC1IF 被置 1 时 触发输出都会发送一个正脉冲。(TRGO)。 100：比较––OC1REF 信号用作触发输出 (TRGO) |
 |
| 位 3 CCDS：捕获/比较 DMA 选择 (Capture/compare DMA selection) | 0：发生 CCx 事件时发送 CCx DMA 请求 1：发生更新事件时发送 CCx DMA 请求 |
|
| 位 2 CCUS：捕获/比较控制更新选择 (Capture/compare control update selection) | 0：如果捕获/比较控制位 (CCPC=1) 进行预装载，仅通过将 COMG 位置 1 来对这些位进行 更新 1：如果捕获/比较控制位 (CCPC=1) 进行预装载，可通过将 COMG 位置 1 或 TRGI 的上升 沿对这些位进行更新。 |
注意：此位仅对具有互补输出的通道有效 |
| 位 0 CCPC：捕获/比较预装载控制 (Capture/compare preloaded control) | 0：CCxE、CCxNE 和 OCxM 位未进行预装载 1：CCxE、CCxNE 和 OCxM 位进行了预装载，写入这些位后，仅当发生换向事件 (COM) （COMG 位置 1 或在 TRGI 上检测到上升沿，取决于 CCUS 位）时才会对这些位进行更新。 |
注意：此位仅对具有互补输出的通道有效。 |
|
TIMx_SMCR TIM1&TIM8 slave mode control register |
||
| 位 15 ETP：外部触发极性 (External trigger polarity) | 此位可选择将 ETR 还是 ETR 用于触发操作 0：ETR 未反相，高电平或上升沿有效。 1：ETR 反相，低电平或下降沿有效。 |
 |
| 位 14 ECE：外部时钟使能 (External clock enable) | 此位可使能外部时钟模式 2。 0：禁止外部时钟模式 2 1：使能外部时钟模式 2。计数器时钟由 ETRF 信号的任意有效边沿提供。 |
 |
| 位 13:12 ETPS[1:0]：外部触发预分频器 (External trigger prescaler) | 外部触发信号 ETRP 频率不得超过 TIMxCLK 频率的 1/4。可通过使能预分频器来降低 ETRP 频率。这种方法在输入快速外部时钟时非常有用。 00：预分频器关闭 01：2 分频 ETRP 频率 10：4 分频 ETRP 频率 11：8 分频 ETRP 频率 |
 |
| 位 11:8 ETF[3:0]：外部触发滤波器 (External trigger filter) |
此位域可定义 ETRP 信号的采样频率和适用于 ETRP 的数字滤波时间。数字滤波器由事件计数器组成，每 N 个事件才视为一个有效边沿 |
 |
| 位 7 MSM：主/从模式 (Master/slave mode) | 0：不执行任何操作 1：当前定时器的触发输入事件 (TRGI) 的动作被推迟，以使当前定时器与其从定时器实现完 美同步（通过 TRGO）。此设置适用于由单个外部事件对多个定时器进行同步的情况。 |
|
| 位 6:4 TS[2:0]：触发选择 (Trigger selection) | 此位域可选择将要用于同步计数器的触发输入。 000：内部触发 0 (ITR0) 001：内部触发 1 (ITR1) 010：内部触发 2 (ITR2) 011：内部触发 3 (ITR3) 100：TI1 边沿检测器 (TI1F_ED) 101：滤波后的定时器输入 1 (TI1FP1) 110：滤波后的定时器输入 2 (TI2FP2) 111：外部触发输入 (ETRF) |
 |
| 位 2:0 SMS：从模式选择 (Slave mode selection) |
000：禁止从模式 001：编码器模式 1––计数器根据 TI1FP1 电平在 TI2FP2 边沿递增/递减计数。
|
 |
|
TIMx_DIER TIM1&TIM8 DMA/interrupt enable register |
||
| 位 14 TDE：触发 DMA 请求使能 (Trigger DMA request enable) | 0：禁止 DMA 请求 1：使能 DMA 请求 |
|
| 位 13 COMDE：COM DMA 请求使能 (COM DMA request enable) | 0：禁止 COM DMA 请求 1：使能 COM DMA 请求 |
|
| 位 12 CC4DE：捕获/比较 4 DMA 请求使能 (Capture/Compare 4 DMA request enable) | ||
| 位 11 CC3DE | ||
| 位 10 CC2DE | ||
| 位 9 CC1DE | ||
| 位 8 UDE：更新 DMA 请求使能 (Update DMA request enable) | ||
| 位 7 BIE：断路中断使能 (Break interrupt enable) | ||
| 位 6 TIE：触发信号 (TGRI) 中断使能 (Trigger interrupt enable) | ||
| 位 5 COMIE：COM 中断使能 (COM interrupt enable) | ||
| 位 4 CC4IE：捕获/比较 4 中断使能 (Capture/Compare 4 interrupt enable) | ||
| 位 3 CC3IE | ||
| 位 2 CC2IE | ||
| 位 1 CC1IE | ||
| 位 0 UIE：更新中断使能 (Update interrupt enable) | ||
|
TIMx_SR TIM1&TIM8 status register |
||
| 位 12 CC4OF：捕获/比较 4 重复捕获标志 (Capture/Compare 4 overcapture flag) | ||
| 位 11 CC3OF | ||
| 位 10 CC2OF | ||
| 位 9 CC1OF | 仅当将相应通道配置为输入捕获模式时，此标志位才会由硬件置 1。通过软件写入“0”可将 该位清零。 0：未检测到重复捕获。 1：TIMx_CCR1 寄存器中已捕获到计数器值且 CC1IF 标志已置 1 |
|
| 位 7 BIF：断路中断标志 (Break interrupt flag) | 只要断路输入变为有效状态，此标志便由硬件置 1。断路输入无效后可通过软件对其清零。 0：未发生断路事件。 1：在断路输入上检测到有效电平 |
|
| 位 6 TIF：触发中断标志 (Trigger interrupt flag) | 在除门控模式以外的所有模式下，当使能从模式控制器后在 TRGI 输入上检测到有效边沿 时，该标志将由硬件置 1。选择门控模式时，该标志将在计数器启动或停止时置 1。但需要 通过软件清零。 0：未发生触发事件。 1：触发中断挂起。 |
|
| 位 5 COMIF：COM 中断标志 (COM interrupt flag) | 此标志在发生 COM 事件时（捕获/比较控制位 CCxE、CCxNE 和 OCxM 已更新时）由硬件 置 1。但需要通过软件清零。 0：未发生 COM 事件。 1：COM 中断挂起。 |
|
| 位 4 CC4IF：捕获/比较 4 中断标志 (Capture/Compare 4 interrupt flag) | ||
| 位 3 CC3IF | ||
| 位 2 CC2IF | ||
| 位 1 CC1IF：捕获/比较 1 中断标志 (Capture/Compare 1 interrupt flag) | 如果通道 CC1 配置为输出： 当计数器与比较值匹配时，此标志由硬件置 1，中心对齐模式下除外（请参见 TIMx_CR1 寄 存器中的 CMS 位说明）。但需要通过软件清零。 0：不匹配。 1：TIMx_CNT 计数器的值与 TIMx_CCR1 寄存器的值匹配。当 TIMx_CCR1 的值大于 TIMx_ARR 的值时，CC1IF 位将在计数器发生上溢（递增计数模式和增减计数模式下）或下 溢（递减计数模式下）时变为高电平。 如果通道 CC1 配置为输入： 此位将在发生捕获事件时由硬件置 1。通过软件或读取 TIMx_CCR1 寄存器将该位清零。 0：未发生输入捕获事件 1：TIMx_CCR1 寄存器中已捕获到计数器值（IC1 上已检测到与所选极性匹配的边沿） |
|
| 位 0 UIF：更新中断标志 (Update interrupt flag) | 该位在发生更新事件时通过硬件置 1。但需要通过软件清零。 0：未发生更新。 1：更新中断挂起。该位在以下情况下更新寄存器时由硬件置 1： —TIMx_CR1 寄存器中的 UDIS=0，并且重复计数器值上溢或下溢时（重复计数器 = 0 时 更新）。 —TIMx_CR1 寄存器中的 URS = 0 且 UDIS = 0，并且由软件使用 TIMx_EGR 寄存器中的 UG 位重新初始化 CNT 时。 —TIMx_CR1 寄存器中的 URS=0 且 UDIS=0，并且 CNT 由触发事件重新初始化时 |
Update disable Update request source Update generation |
|
TIMx_EGR TIM1&TIM8 event generation register |
||
| 位 7 BG：断路生成 (Break generation) | 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作 1：生成断路事件。MOE 位清零且 BIF 标志置 1。使能后可发生相关中断或 DMA 传输事件。 |
|
| 位 6 TG：生成触发信号 (Trigger generation) | 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作 1：TIMx_SR 寄存器中的 TIF 标志置 1。使能后可发生相关中断或 DMA 传输事件 |
|
| 位 5 COMG：捕获/比较控制更新生成 (Capture/Compare control update generation) | 该位可通过软件置 1，并由硬件自动清零 0：不执行任何操作 1：CCPC 位置 1 时，可更新 CCxE、CCxNE 和 OCxM 位 |
|
| 位 4 CC4G：捕获/比较 4 生成 (Capture/Compare 4 generation) | ||
| 位 3 CC3G：捕获/比较 3 生成 (Capture/Compare 3 generation) | ||
| 位 2 CC2G：捕获/比较 2 生成 (Capture/Compare 2 generation) | ||
| 位 1 CC1G：捕获/比较 1 生成 (Capture/Compare 1 generation) | 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作 1：通道 1 上生成捕获/比较事件： 如果通道 CC1 配置为输出： 使能时，CC1IF 标志置 1 并发送相应的中断或 DMA 请求。 如果通道 CC1 配置为输入： TIMx_CCR1 寄存器中将捕获到计数器当前值。使能时，CC1IF 标志置 1 并发送相应的中断 或 DMA 请求。如果 CC1IF 标志已为高电平，CC1OF 标志将置 1 |
Capture/Compare 1 interrupt flag Capture/Compare 1 overcapture flag |
| 位 0 UG：更新生成 (Update generation) | 该位可通过软件置 1，并由硬件自动清零。 0：不执行任何操作 1：重新初始化计数器并生成一个寄存器更新事件。请注意，预分频器计数器也将清零（但 预分频比不受影响）。如果选择中心对齐模式或 DIR=0（递增计数），计数器将清零；如果 DIR=1（递减计数），计数器将使用自动重载值 (TIMx_ARR) |
|
|
TIMx_CCMR1 TIM1&TIM8 capture/compare mode register 1 |
|||
| 输出模式 | 输入模式 | ||
| 位 15 OC2CE：输出比较 2 清零使能 (Output Compare 2 clear enable) | 位 15:12 IC2F：输入捕获 2 滤波器 (Input capture 2 filter) | ||
| 位 14:12 OC2M[2:0]：输出比较 2 模式 (Output Compare 2 mode) | |||
| 位 11 OC2PE：输出比较 2 预装载使能 (Output Compare 2 preload enable) | 位 11:10 IC2PSC[1:0]：输入捕获 2 预分频器 (Input capture 2 prescaler) | ||
| 位 10 OC2FE：输出比较 2 快速使能 (Output Compare 2 fast enable) | |||
| 位 9:8 CC2S[1:0]：捕获/比较 2 选择 (Capture/Compare 2 selection) | 选择CH2输入或输出模式 | 位 9:8 CC2S：捕获/比较 2 选择 (Capture/Compare 2 selection) | |
| 位 7 OC1CE：输出比较 1 清零使能 (Output Compare 1 clear enable) |  |
 |
位 7:4 IC1F[3:0]：输入捕获 1 滤波器 (Input capture 1 filter) |
| 位 6:4 OC1M：输出比较 1 模式 (Output Compare 1 mode) | |||
| 位 3 OC1PE：输出比较 1 预装载使能 (Output Compare 1 preload enable) |  |
 |
位 3:2 IC1PSC：输入捕获 1 预分频器 (Input capture 1 prescaler) |
| 位 2 OC1FE：输出比较 1 快速使能 (Output Compare 1 fast enable) | |||
| 位 1:0 CC1S：捕获/比较 1 选择 (Capture/Compare 1 selection) |
选择CH1输入或输出模式 输入模式
输出模式
|
位 1:0 CC1S：捕获/比较 1 选择 (Capture/Compare 1 Selection) | |
|
TIMx_CCER TIM1&TIM8 capture/compare enable register |
|
|
CCxE CCxP CCxNE CCxNP |
通道为输入模式时
通道为输出模式时
|
| 位 3 CC1NP：捕获/比较 1 互补输出极性 (Capture/Compare 1 complementary output polarity) | |
| 位 2 CC1NE：捕获 / 比较 1 互补输出使能 (Capture/Compare 1 complementary output enable) | |
| 位 1 CC1P：捕获/比较 1 输出极性 (Capture/Compare 1 output polarity) | |
| 位 0 CC1E：捕获 / 比较 1 输出使能 (Capture/Compare 1 output enable) | |
| TIMx_CNT | TIM1&TIM8 counter | 计数器 |  |
| TIMx_PSC | TIM1&TIM8 prescaler | 预分频器 |  |
| TIMx_ARR | TIM1&TIM8 auto-reload register | 自动重载寄存器 |  |
| TIMx_RCR | TIM1&TIM8 repetition counter register | 重复计数器寄存器 |  |
| TIMx_CCR1 | TIM1&TIM8 capture/compare register 1 |
输出模式 == 预装载值 输入模式 == 上一个输入捕获 1 事件 (IC1) 发生时的计数器值 |
|
| TIMx_CCR2 | |||
| TIMx_CCR3 | |||
| TIMx_CCR4 |
|
TIMx_BDTR TIM1&TIM8 break and dead-time register |
||
| 位 15 MOE：主输出使能 (Main output enable) | ||
| 位 14 AOE：自动输出使能 (Automatic output enable) | ||
| 位 13 BKP：断路极性 (Break polarity) |  |
|
| 位 12 BKE：断路使能 (Break enable) | ||
| 位 11 OSSR：运行模式下的关闭状态选择 (Off-state selection for Run mode) |  |
|
| 位 10 OSSI：空闲模式下的关闭状态选择 (Off-state selection for Idle mode) | ||
| 位 9:8 LOCK[1:0]：锁定配置 (Lock configuration) | ||
| 位 7:0 DTG[7:0]：配置死区发生器 (Dead-time generator setup) |  |
|
|
TIMx_DCR TIM1&TIM8 DMA control register |
||
| 位 12:8 DBL[4:0]：DMA 连续传送长度 (DMA burst length) | ||
| 位 4:0 DBA[4:0]：DMA 基址 (DMA base address) | ||
|
TIMx_DMAR TIM1&TIM8 DMA address for full transfer |
||
| 位 15:0 DMAB[15:0]：DMA 连续传送寄存器 (DMA register for burst accesses) | ||