DVP
DVP(Digital Video Port)是传统的 sensor 输出接口，采用并行输出方式，数据位宽有 8bit、10bit、12bit、16bit 等。
-
DVP总线PCLK极限约在96M左右，而且走线长度不能过长，所有DVP最大速率最好控制在72M以下，PCB layout较容易画,
MIPI总线速率lvds接口耦合，走线必须差分等长，并且需要保护，故对PCB走线以及阻抗控制要求高一点(一般来讲差分阻抗要求在85欧姆~125欧姆之间)DVP是并口，需要PCLK、VSYNC、HSYNC、D[0：11]——可以是8/10/12bit数据，具体情况要看ISP或baseband是否支持；
- 引脚说明：
- VSYNC：vertical synchronization，帧同步信号, 一帧一个信号，频率为几十Hz
- HSYNC：horizonal synchronization，行同步信号，一般为几十KHz
- PCLK： pixel clock ,像素时钟，每个时钟对应一个像素数据
- DATA: 像素数据，视频数据，常见的有8位和10位
- XCLK： 也叫 MCLK，ISP芯片输出给驱动 sensor 的时钟，可由 ISP 主控或晶振提供，一般是24MHz/27MHz
- SCL: IIC 时钟引脚，用来读写sensor的寄存器
- SDA： IIC 数据引脚，用来读写 sensor 的寄存器