2.1.1 两级放大器的增益
两级放大器是历史悠久且流行的放大器设计方案。当设计良好时，两级放大器的性能非常接近使用了Cascode增益级的设计，并且更适合驱动阻性负载。岂能提供高增益和高输出摆幅，使得其再晶体管本征增益和供电电压受限的现代CMOS工艺下成为一种非常重要的电路。同时，它也可以作为其他设计中的重要组件。一些放大器的典型应用包括：(a) 放大与滤波 (b) 偏置与稳压 (c) 开关电容电路。
下图展示了一个典型的两级放大器的结构图。两级代表了放大器的增益级数，下图中实际上展示了三级，两个二增益级和一个单位增益输出级。一般当需要驱动的是阻性负载时，需要引入输出缓冲级，如果是容性负载就可以不需要。第一个增益级是差分输入单端输出，即经典的差分对结构。第二个增益级一般是一个驱动有源负载的共源放大器。电容\(C_c\)用于确保放大器工作在反馈下的稳定性。由于\(C_c\)处于输入和高增益的第二级的输出之间，经常被称为米勒电容，其在第一个增益级的有效电容负载大于其物理值。第三级如果存在的话，一般是共漏放大器（源极跟随器）。
下图展示了一个典型的CMOS两级放大器结构，在这个例子中我们假定驱动容性负载，因此不需要共漏放大器（源极跟随器）。这个例子可以用于展示很多两级放大器的重要设计原理。需要被注意的是输入级采用了p沟道差分对，使用n沟道电流镜作为有源负载。这与之前展示的差分对结构正好相反。使用p沟道与n沟道输入的设计考量会在之后论述。下图所示的电路中标记的数字为\(0.18\mu m\)工艺下晶体管的宽度（单位为\(\mu m\)），而所有晶体管的长度则统一为\(0.3\mu m\)，栅长一般会取最小栅长的1.5或者2倍，这和数字逻辑中一般采用最小晶体管栅长不同。
我们首先讨论这个电路的增益，根据我们之前对差分对的分析结果，我们有：
其中\(g_{m1}\)为：
第二个增益级为一个共源级放大器，使用p沟道有源负载\(Q_6\)，其增益为：
这个电路中没有出现第三级，如果有的话，一般是共漏放大器，即源极跟随器。在可能的情况下最好短接源极跟随器的源极和衬底，从而减轻由于体效应导致的增益衰减。这样做同时也能够使得从栅极到源极的压降更小，减小了最大正向输出电压的限制。
例题：
假定一个上文中展示的两级放大器结构，供电电压\(V_{DD}=1.8V\)，并且驱动完全容性的负载，假定使用下表中\(0.18\mu m\)的工艺参数。
求出放大器的增益。
解答：
首先求解偏置电流，由于\(I_{D8}=20\mu A\)，我们有：
并且：
我们限制计算\(Q_1\)，\(Q_2\)，\(Q_7\)和\(Q_8\)的跨导，根据\((2.1.2)\)，我们有\(g_{m1}=g_{m2}=1.30mA/V\)，\(g_{m7}=3.12mA/V\)。接下来我们估算所有晶体管的输出阻抗，需要注意的是，用\(r_{ds}\approx L/(\lambda LI_{D})\)是很不精确的，其误差可能有50%及以上。当然这些值可以用SPICE分析来修正。总之应用这个公式我们可以计算出：
而第二级的输出阻抗为：
最终，根据\((2.1.1)\)，我们有：
而根据\((2.1.3)\)，我们有：
因此总的增益为\(A_{v1}A_{v2}=1043V/V\)或者说\(60.4dB\)，再次需要强调的是精确的获取增益需要通过SPICE仿真，这里通过手算的方式是为了了解不同的设计参数对增益造成的影响。