芯片制造设计、制造、封测系列全流程
1.1芯片制造全流程概述
1.芯片制造全流程简介
芯片制造分为三大步骤，分别是芯片设计、芯片制造、封装测试。
2.芯片设计
高通、苹果、英伟达、AMD、联发科，这些大名鼎鼎的公司都是芯片设计公司。芯片设计，首先设定芯片的目的，分为三类，逻辑芯片、储存芯片、功率芯片，编写芯片细节，形成一份完整的HDL代码，其次，把代码转化成图，EDA软件可以将这份HDL代码一键变成逻辑电路图，再把逻辑电路图通过EDA软件变成物理电路图，最后将物理电路图制作成光掩模。
3.芯片制造
（1）将沙子即二氧化硅硅石冶炼为工业硅（金属硅），再提纯为多晶硅，再直拉出更高纯度的单晶硅棒，再经过打磨切割倒角抛光一系列操作，就得到了硅片。
（2）沉积、光刻、刻蚀、离子注入的循环往复。拿到硅片，首先进行无尘清洁，清理干净后放入机器中进行沉积氧化加膜，再均匀涂上光刻胶，放入光刻机利用紫外光线透过光掩模照射到光刻胶上进行曝光，把电路图刻下来，再送去刻蚀机刻蚀，利用等离子体物理冲击离子注入，将未被光刻胶覆盖的氧化膜和下方的硅片刻蚀掉，形成所谓的鳍式场效应晶体管中的鳍，刻蚀完后送去清洗把覆盖的光刻胶和杂质清洗干净后，送去离子注入机，利用高速度高能量的离子束流注入硅片改变其载流子浓度和导电类型，形成PN结，再用气相沉积加覆保护膜，最后再经过一种叫做CMP化学研磨技术，将其打磨平整抛光，让后续薄膜沉积更加顺利，重复上述工艺数十次后，才能将晶体管和上方的电路刻在晶片上面，来来回回几百次，才能在一块12寸的晶圆上制作出约700块芯片。
4.封装测试
先对晶圆检查，检查完毕后对底部打磨，使其达到封装要求，打磨前贴膜保护电路，打磨后送去切片机进行切割成一块块晶片，切割完的晶片放入已经涂上了银胶的引线框，再烘烤固化，贴片完成后进行焊线处理，经过最后的测试分选就可以送去芯片厂了。
1.2芯片设计、制程、封测三个主要环节
1.设计水平
目前国内与全球水平是一致的，那就是达到了3nm。
2022年上半年三星量产3nm芯片时，首批客户就是国内的矿机厂，所以3nm芯片，2022年就能够设计出来了，设计这一块，不落后。
但是，设计芯片，需要指令集、EDA、IP核等，大多使用ARM指令集，EDA，还有ARM的IP核等。
制造环节，要完成7nm工艺的研发任务，就需要EUV光刻机。
在材料方面，像光刻胶，例如ArF光刻胶。
3.封装测试
封测这一块，门槛相对最低，国内外很多公司已经实现了3nm芯片的封测。
2023年很多公司实现了4nm的Chiplet芯片的封测，而封测设备，并不那么难，可以说国内封测水平，与国际水平基本也是一致的。
可见，关键设备是EDA、指令集、IP核等，还有光刻机等设备、光刻胶等材料。
以前的芯片企业大多是能够设计、制造、封测一条龙全部搞定，比如intel、德州仪器等，称之为IDM企业。后来台积电崛起，只负责制造这一环节，将IDM形式分拆开后，于是后来慢慢就形成了设计、制造、封测这么三大环节，很多企业只负责其中一个环节，IDM企业越来越少。
不得不说，这种大家专注于某一个环节的方式，极大的促进了全球的分工合作，也极大的推动了芯片技术的向前发展，毕竟只负责一个环节，更精更专，比IDM企业更有优势。
所以看到台积电的工艺超过intel，日月光的封测技术全球第一，设计方面更是高通、苹果等崛起，超过传统的IDM企业。
在设计、制造、封测这三个环节上面，国内在设计、封测上还是基本达到全球顶尖水平的。
4.芯片设计、芯片制造、封装测试完整解读
集成电路产业通常被分为芯片设计、芯片制造、封装测试三大领域，如图10-1所示。
图10-1 芯片设计、芯片制造、封装测试
逐一进行分析，芯片设计主要从EDA、IP、设计三个方面来分析；芯片制造主要从设备、工艺和材料三个方面来分析；封装测试则从封装设计、产品封装和芯片测试几方面来分析。
1.3芯片设计
如何开始一款芯片设计呢？
首先要有工具（EDA)，然后借助现有的资源（IP），加上自己的构思和规划，就可以开始芯片设计了。
这里，就从芯片设计工具EDA，知识产权IP，以及集成电路的设计流程来分析芯片设计。
1. EDA
EDA（Electronic Design Automation）电子设计自动化，常指代用于电子设计的软件。
现在的大规模集成电路在1平方毫米大小内，可以集成1亿只以上的晶体管，这些晶体管之间的连接网络更是多达数亿个。主流的SoC芯片，其晶体管数量已经超过百亿量级。如果没有精准的，功能强大的EDA工具，怎么设计呢？
EDA是芯片设计的必备工具，目前，Synopsys、Cadence和Mentor（Siemens EDA）占据着超过90%以上的市场份额。在10纳米以下的高端芯片设计上，其占有率甚至高达100%。也就是说，现在研发一款10nm以下的芯片，没有以上三家的EDA工具几乎是很难实现的。
下表所示是目前芯片设计中主流的EDA工具：
|
集成电路设计类型 |
设计阶段 |
对应的EDA工具 |
|
数字前端设计 |
RTL仿真 |
Synopsys的VSC，Mentor的Modelsim，Questa |
|
综合 |
Synopsys的设计编译器，Candence的Genus |
|
|
数字后端设计 |
IC版图设计 |
Synopsys的ICC，Candence的EDI/Innovus |
|
DFT可测试性设计 |
BSCAN |
Mentor的BSDArchit， Synopsys的BSD编译器 |
|
MBIST |
Mentor的MBITarchit，Tessentmbist |
|
|
ATPG |
Mentor的TestKompress，Synopsys的Tetra |
|
|
MAX Scan Chain |
Synopsys的DFT编译器 |
|
|
Signoff设计审签 |
Timing时序仿真 |
Synopsys的PT占主导地位，Candence tempus也有部分份额 |
|
Physical物理验证 |
Mentor的Calibre占主导地位，Synopsys的ICV，Candence的PVS也占小部分份额 |
|
|
模拟电路设计 |
模拟电路图及版图 |
Candence Virtuoso目前使用最普遍 |
芯片设计分为设计、仿真、验证等环节，对应的EDA工具分为设计工具、仿真工具、验证工具等。
设计工具解决的是模型的构建，也就是从0到1（从无到有）的问题，仿真和验证工具解决模型的确认，也就是1是1还是0.9或者1.1的问题。因此，从EDA开发的角度，设计工具的开发难度更大。
此外，设计规模越大，工艺节点要求越高，EDA工具的开发难度也越大。
国产EDA工具目前在一些仿真验证点工具上取得一些成绩，在模拟电路设计方面也初步具备了全流程工具，但在大规模集成电路设计上和三大厂商还有很大的差距，尤其在高端数字芯片设计流程上基本还是空白。
2. IP
IP（Intelligent Property）代表着知识产权的意思，在业界是指一种事先定义、经过验证的、可以重复使用，能完成特定功能的模块，IP是构成大规模集成电路的基础单元，SoC甚至可以说是基于IP核的复用技术。
IP一般分为硬核、软核和固核。
IP硬核一般已经映射到特定工艺，经过芯片制造验证，具有面积和性能可预测的特点，但灵活性较小；
IP软核以HDL形式提交，灵活性强，但性能方面具有不可预测性；
IP固核通过布局布线或利用通用工艺库，对性能和面积进行了优化，比硬核灵活，比软核在性能和面积上更可预测，是硬核和软核的折中。
下表为目前全球前10大IP提供商，可以看到中国有两家入围前十，但是两家市场份额加起来也仅有3%，而ARM一家就占据了40%以上的市场份额，美国的企业则占据了30%的市场份额，如果ARM被英伟达收购，基本上IP市场就是美国的天下了。此外也发现，全球最大的两家EDA公司Synopsys和Cadence，在IP领域也同样占据的第二、第三的位置。
|
排名 |
厂商 |
营业额 |
市场份额 |
国家地区 |
|
1 |
ARM |
1608.0 |
40.8% |
英国 |
|
2 |
Synopsy |
716.9 |
18.2% |
美国 |
|
3 |
Candence |
232.0 |
5.9% |
美国 |
|
4 |
SST |
115.0 |
2.9% |
美国 |
|
5 |
Imagination |
101.1 |
2.6% |
英国 |
|
6 |
Ceva |
87.2 |
2.2% |
以色列 |
|
7 |
Verisilicon |
69.8 |
1.8% |
中国 |
|
8 |
Achronix |
50.0 |
1.3% |
美国 |
|
9 |
Rambus |
49.9 |
1.2% |
美国 |
|
10 |
eMemory |
46.8 |
1.2% |
中国台湾 |
|
合计 |
前10名供应商 |
2075.6 |
78.1% |
中国3% |
下图所示为IP的种类，其中处理器占51%，接口IP占22.1%，数字类占8.1%，其他占18.8%，处理器类ARM一家独大，在接口类IP中，Synopsys是业界领导者。
需要考虑的是，在设计的芯片中那些IP是自主设计的，那些是外购的，这些外购的IP是否存在不可控因素？如果设计的SoC仅仅是把别人的IP打包整合，那自主可控性就要大打折扣了。
下面，以华为麒麟980为例，了解一下芯片研发中的IP使用情况。
麒麟980芯片集成的主要部件有CPU、GPU（俗称显卡）、ISP（处理拍照数据）、NPU（人工智能引擎）和基带（负责通信）。
根据华为官方资料，ISP是华为自研，NPU是华为和寒武纪合作的成果，至于CPU（Cortex-A76）和GPU（Mali-G76）则是华为向ARM公司购买的授权，包括指令集授权和内核授权。
如果没有IP授权，还有没有可能自研麒麟980芯片，目前看来没有。
3. 设计流程
芯片设计流程通常可分为：数字IC设计流程和模拟IC设计流程。
数字IC设计流程：芯片定义 → 逻辑设计 → 逻辑综合 → 物理设计 → 物理验证 → 版图交付。
芯片定义（Specification)是指根据需求制定芯片的功能和性能指标，完成设计规格文档。
逻辑设计(Logic Design)是指基于硬件描述语言在RTL(Register-Transfer Level)级实现逻辑设计，并通过逻辑验证或者形式验证等验证功能正确。
逻辑综合(Logic Synthesis)是指将RTL转换成特定目标的门级网表，并优化网表延时、面积和功耗。
物理设计(Physical Design)是指将门级网表根据约束布局、布线并最终生成版图的过程，其中又包含：数据导入 → 布局规划 → 单元布局 → 时钟树综合 → 布线。
数据导入是指导入综合后的网表和时序约束的脚本文件，以及代工厂提供的库文件。
布局规划是指在芯片上规划输入/输出单元，宏单元及其他主要模块位置的过程。
单元布局是根据网表和时序约束自动放置标准单元的过程。
时钟树综合是指插入时钟缓冲器，生成时钟网络，最小化时钟延迟和偏差的过程。
布线是指在满足布线层数限制，线宽、线间距等约束条件下，根据电路关系自动连接各个单元的过程。
物理验证(Physical Verificaiton)通常包括版图设计规则检查（DRC），版图原理图一致性检查（LVS）和电气规则检查（ERC）等。
版图交付(Tape Out)是在所有检查和验证都正确无误的前提下，传递版图文件给代工厂生成掩膜图形，并生产芯片。
模拟IC设计流程：芯片定义 → 电路设计 → 版图设计 → 版图验证 → 版图交付。
其中芯片定义和版图交付和数字电路相同，模拟IC在电路设计、版图设计、版图验证和数字电路有所不同。
模拟电路设计是指根据系统需求，设计晶体管级的模拟电路结构，并采用SPICE等仿真工具验证电路的功能和性能。
模拟版图设计是按照设计规则，绘制电路图对应的版图几何图形，并仿真版图的功能和性能。
模拟版图验证是验证版图的工艺规则、电气规则以及版图电路图一致性检查等。
这里，做一个简单的总结：
芯片设计：就是在EDA工具的支持下，通过购买IP授权+自主研发（合作开发）的IP，并遵循严格的集成电路设计仿真验证流程，完成芯片设计的整个过程。在这个过程中，EDA、IP、严格的设计流程三者缺一不可。
目前看来，在这三要素中最先可能实现自主可控的就是设计流程了。
1.4芯片制造
芯片制造目前是集成电路产业门槛最高的行业，怎么看待门槛的高低呢，投资越高、玩家越少就表明门槛越高，目前在高端芯片的制造上也仅剩下台积电（TSMC）、三星（SAMSUNG）和英特尔（Intel）三家了。
下面，分别从设备、工艺和材料三个方面来分析芯片制造，寻找和先进制造技术的差距。
1. 设备
芯片制造需要经过两千多道工艺制程才能完成，每个步骤都要依赖特定设备才能实现。
芯片制造中，有三大关键工序：光刻、刻蚀、沉积。三大工序在生产过程中不断重复循环，最终制造出合格的芯片。
三大关键工序要用到三种关键设备，分别是光刻机、刻蚀机、薄膜沉积设备。三大设备占所有设备投入的22%、22%、20%左右，是三种占比最高的半导体设备。
下面就以最为典型的光刻机和刻蚀机为例进行介绍并分析自主可控。
（1）光刻机
光刻机的原理其实像幻灯机一样，就是把光通过带电路图的掩膜(也叫光罩)Mask投影到涂有光刻胶的晶圆上。60年代末，日本尼康和佳能开始进入这个领域，当时的光刻机并不比照相机复杂多少。
为了实现摩尔定律，光刻技术需要每两年把曝光关键尺寸(CD)降低30%-50%。需要不断降低光刻机的波长λ。然而，波长被卡在193nm无法进步长达20年。后来通过工程上最简单的方法解决，在晶圆光刻胶上方加1mm厚的水，把193nm的波长折射成134nm，称为浸入式光刻。
浸入式光刻成功翻越了157nm大关，加上后来不断改进的镜头、多光罩、Pitch-split、波段灵敏光刻胶等技术，浸入式193nm光刻机一直可以做到今天的7nm芯片（苹果A12和华为麒麟980）。
（2）EVU光刻机
EUV极紫外光刻（Extreme Ultra-Violet）是一种使用极紫外（EUV）波长的新一代光刻技术，其波长为13.5纳米。由于光刻精度是几纳米，EUV对光的集中度要求极高，相当于拿个手电照到月球光斑不超过一枚硬币。反射的镜子要求长30cm起伏不到0.3nm，相当于北京到上海的铁轨起伏不超过1毫米。一台EUV光刻机重达180吨，超过10万个零件，需要40个集装箱运输，安装调试要超过一年时间。
2000年时，日本尼康还是光刻机领域的老大，到了2009年ASML已经遥遥领先，市场占有率近7成。目前，最先进的光刻机也只有ASML一家可以提供了。
国内的情况，上海微电子（SMEE）已经有分辨率为90nm的光刻机，新的光刻机也在研制中。
在集成电路制造中，光刻只是其中的一个环节，另外还有无数先进科技用于前后道工艺中。
（3）刻蚀机
刻蚀是将晶圆表面不必要的材质去除的过程。刻蚀工艺位于光刻之后。
光刻机用光将掩膜上的电路结构复制到硅片上，刻蚀机把复制到硅片上的电路结构进行微雕，雕刻出沟槽和接触点，让线路能够放进去。
按照刻蚀工艺分为干法刻蚀以及湿法刻蚀，干法刻蚀主要利用反应气体与等离子体进行刻蚀，湿法刻蚀工艺主要是将刻蚀材料浸泡在腐蚀液内进行刻蚀。
干法刻蚀在半导体刻蚀中占据主流，市场占比达到95%，其最大优势在于能够实现各向异性刻蚀，即刻蚀时可控制仅垂直方向的材料被刻蚀，而不影响横向材料，从而保证细小图形保真性。湿法刻蚀由于刻蚀方向的不可控性，在先进制程很容易降低线宽，甚至破坏线路本身，导致芯片品质变差。
目前普遍采用多重模板工艺原理，即通过多次沉积、刻蚀工艺实现需要的特征尺寸，例如14nm制程所需使用的刻蚀步骤达到64次，较 28nm提升60%；7nm制程所需刻蚀步骤更是高达140次，较14nm提升118%。
下图所示为多次刻蚀原理。
与光刻机一样，刻蚀机的厂商也相对较少，代表企业主要是美国的 Lam Research（泛林半导体）、AMAT（应用材料）、日本的TEL（东京电子）等企业。这三家企业占据全球半导体刻蚀机的94%的市场份额，而其他参与者合计仅占6%。其中，Lam Research 占比高达55%，为行业龙头，东京电子与应用材料分别占比20%和19%。
国内的情况，目前刻蚀设备代表公司为中微公司、北方华创等。中微公司较为领先，工艺节点已经达到5nm。在全球前十大晶圆企业中，中微公司已经进入其中六家，作为台积电的合作伙伴协同验证14nm/7nm/5nm等先进工艺。
基于此，如果目前在光刻机领域还无力做出改变，那么已经有一定优势的刻蚀机势必会成为国产替代的先锋。
2. 工艺制程
芯片制造过程需要两千多道工艺制程，下面，按照8大步骤对芯片制造工艺进行简单介绍。
（1） 光刻（光学显影）
光刻是经过曝光和显影程序，把光罩上的图形转换到光刻胶下面的晶圆上。光刻主要包含感光胶涂布、烘烤、光罩对准、 曝光和显影等程序。曝光方式包括：紫外线、极紫外光、X射线、电子束等。
（2）刻蚀（蚀刻）
刻蚀是将材料使用化学反应或物理撞击作用而移除的技术。干刻蚀（dry etching）利用等离子体撞击晶片表面所产生的物理作用，或等离子体与晶片表面原子间的化学反应，或者两者的复合作用。湿刻蚀（wet etching）使用的是化学溶液，经过化学反应达到刻蚀的目的。
（3）化学气相沉积（CVD）
CVD利用热能、放电或紫外光照射等化学反应的方式，将反应物在晶圆表面沉积形成稳定固态薄膜（film）的一种沉积技术。CVD技术在芯片制程中运用极为广泛，如介电材料（dielectrics）、导体或半导体等材料都能用CVD技术完成。
（4）物理气相沉积（PVD）
PVD是物理制程而非化学制程，一般使用氩等气体，在真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质如雪片般沉积在晶圆表面。
（5）离子植入（Ion Implant）
离子植入可将掺杂物以离子型态植入半导体组件的特定区域上，以获得精确的电特性。离子先被加速至足够能量与速度，以穿透（植入）薄膜，到达预定的植入深度。离子植入可对植入区内的掺质浓度加以精密控制。
（6）化学机械研磨（CMP)
化学机械研磨技术具有研磨性物质的机械式研磨与酸碱溶液的化学式研磨两种作用，可以使晶圆表面达到全面性的平坦化，以利后续薄膜沉积。
（7）清洗
清洗的目的是去除金属杂质、有机物污染、微尘与自然氧化物；降低表面粗糙度；几乎所有制程前后都需要清洗。
（8）晶片切割（Die Saw）
晶片切割是将加工完成的晶圆上一颗颗晶粒裸芯片（die）切割分离，便于后续封装测试。
虽然不同的Foundry厂的流程大致相同，但不同的工艺控制能力造就了各厂家在先进制程上的区别，随着制程进入5nm，能够量产的芯片制造商就屈指可数了，目前能够量产5nm芯片的只有TSMC和SAMSUNG。
两千多道工艺制程中隐藏着Foundry的无穷的智慧和雄厚的财力，并不是说有了先进的设备，就能造出合格的芯片。
虽然先进制程是技术发展的方向，也不能忽视成熟制程。成熟制程依然有很大市场份额。下图是按成熟制程（节点≥40nm）产能排序的全球晶圆代工厂商Top榜单。
可以看出，成熟制程产能排名前四的厂商分别为：台积电（市占率28％），联电（13％），中芯国际（11％），三星（10%）。成熟制程在2020年非常火爆，产能严重短缺，这给各大晶圆代工厂带来了巨大的商机。而从2021年的产业发展形势来看，这种短缺状况在近期内还难以缓解。
3. 材料
生产集成电路的材料有成千上万种，就以最为典型的硅晶圆和光刻胶进行分析。
（1）硅晶圆
硅晶圆是集成电路行业的粮食，是最主要最基础的集成电路材料，90%以上的芯片在硅晶圆上制造，目前300mm硅晶圆是芯片制造的主流材料，使用比例超过70%。曾经，国300mm半导体硅片100%依赖进口，是国集成电路产业链建设与发展的主要瓶颈。
全球主要的半导体硅晶圆供应商包括日本信越化学（Shin-Estu）、日本盛高（SUMCO）、德国Siltronic、韩国SK Siltron以及中国台湾的环球晶圆、合晶科技等公司。五大晶圆供货商的全球市占率达到了92%，其中日本信越化学占27%，日本盛高占26%，台湾环球晶圆占17%，德国Silitronic占13%，韩国SK Siltron占9%。
国内的情况，中国大陆半导体硅晶圆销售额年均复合增长率达到41.17%，远高于同期全球半导体硅片市场的25.75%。但这块市场并没有掌握在本土厂商手中，在打造国产化产业链的今天，还有很大的空间供国内晶圆制造商去发展。
（2）光刻胶
光刻胶是光刻过程最重要的耗材，光刻胶的质量对光刻工艺有着重要影响。光刻胶可分为半导体光刻胶、面板光刻胶和PCB光刻胶。其中，半导体光刻胶的技术壁垒最高。
目前全球光刻胶主要企业有日本合成橡胶（JSR）、东京应化（TOK）、信越化学（ShinEtsu)、富士电子（FUJI）、美国罗门哈斯（Rohm&Hass）等，市场集中度非常高，所占市场份额超过85%。
高分辨率的半导体光刻胶是半导体化学品中技术壁垒最高的材料，日美企业技术领先国内企业二十年至三十年。
从光刻胶技术水平来看，国内企业在缺乏经验、缺乏专业技术人才、缺失关键上游原材料和设备的条件下，探索出一条自主研发之路，光刻胶高端技术短期内尚难突破，还要很长的路要走。在PCB领域，国产光刻胶具备了一定的量产能力，已经实现对主流厂商供货。
1.5封装测试
封装测试是集成电路三大产业中的最后一个环节。一般认为封装测试的技术含量和实现难度比前两者低，但是随着SiP及先进封装技术的出现和迅速发展，需要重新定义芯片的封装和测试。
SiP及先进封装在封装原来的三个特点：芯片保护、尺度放大、电气连接的基础上，增加了三个新特点：提升功能密度、缩短互联长度、进行系统重构，因此其复杂程度和实现难度与传统的封装相比有很大程度的提升。
同时，SiP及先进封装也给封装测试提出了新的机遇和挑战。
1. 芯片封装
从封装设计和产品封装两方面来分析芯片封装。
（1）封装设计
早先的封装中没有集成（Integration）的概念，封装设计是比较简单的，对工具要求也很低，Auto CAD就是常用的封装设计工具，随着MCM、SiP技术的出现，封装设计变得越来越复杂，加上目前SiP、先进封装、Chiplet、异构集成概念的市场接受度越来越高，封装内集成的复杂度和灵活度急剧上升，对封装设计的要求也越来越高，
SiP和先进封装设计工具目前只有Cadence和 Siemens EDA（Mentor）两家，Cadence是老牌的封装设计EDA提供商，市场占有率高，用户的忠诚度也比较高。
Siemens EDA（Mentor）是封装设计领域的后起之秀，但其技术先进性上则体现了“后浪”的特点。业界大佬TSMC, Intel, SAMSUNG纷纷选择Siemens EDA作为其先进封装（HDAP）的首选工具，主要在于两点：先进的设计工具和强悍的验证工具。
不同于传统封装设计，先进封装和SiP设计对3D环境要求很高，3D设计环境不在于是否看上去很直观、绚丽，而在于对客观元素的精准描述，包括键合线、腔体、芯片堆叠、硅转接板、2.5D集成、3D集成，Bump...。
在这一点上，Siemens EDA的SiP及先进封装设计工具已经远远将其竞争对手抛在身后。下图为先进封装版图设计工具XPD中的封装设计3D截图，4组芯片堆叠中，每组5颗芯片（4HBM+1Logic）以3D TSV连接在一起，和GPU一起集成在硅转接板（2.5D TSV）上，硅转接板和电阻、电容等一起集成在封装基板上。
XPD中的先进封装设计截图(3D)
该设计中包含了3D集成、2.5D集成、倒装焊、Bump、多基板集成等多种方式，在XPD设计环境中得到了精准的实现。
先进封装验证工具包括电气验证和物理验证，电气验证包含80多条规则，对整个系统进行信号完整性、电源完整性、EMI\EMC等电气相关的检查和验证，物理验证则是基于IC验证工具Calibre，整合出Calibre 3D STACK，专门用于3D先进封装的物理验证。
随着封装内的集成度、设计复杂度越来越高，对工具的要求也越来越高，另外，在先进封装领域，封装设计和芯片设计的协同度日益提高，在某种程度上有逐渐融合的趋势，因此对协同设计的要求也日益提升。
（2）产品封装
根据材料和工艺不同，封装可以分为塑料封装、陶瓷封装和金属封装三种类型。
塑封主要基于有机基板，多应用于商业级产品，体积小、重量轻、价格便宜，具有大批量、低成本优势，但在芯片散热、稳定性、气密性方面相对较差。
陶瓷封装和金属封装则主要基于陶瓷基板，陶瓷封装一般采用HTCC基板，金属封装则多采用LTCC基板，对于大功耗产品，散热要求高，可选用氮化铝基板。
陶瓷封装特点包括：密封性好，散热性能良好，对极限温度的抵抗性好，容易拆解，便于问题分析；和金属封装相比体积相对小，适合大规模复杂芯片，适合航空航天等对气密性有要求的严苛环境应用；但价格昂贵，生产周期长，重量和体积都比同类塑封产品大。
金属封装特点包括：密封性好，散热性能良好，容易拆解，灵活性高；但体积相对较大，引脚数量较少，不适合复杂芯片，价格贵，生产周期长，需要组装金属外壳和基板，工序复杂，多应用于MCM设计，航空航天领域应用较为普遍。
陶瓷封装和金属封装内部均为空腔结构，具有可拆解的优势，便于故障查找和问题“归零”， 因此受到航空航天等领域用户的欢迎。
2. 芯片测试
芯片测试的项目非常多，这里重点了解一下机台测试的系统测试。
（1）机台测试
一般是指采用ATE（Automatic Test Equipment）自动测试设备来进行芯片测试，测试芯片的基本功能和相应的电参数。机台可以提供待测器件DUT（Device Under Test）所需的电源、不同周期和时序的波形、驱动电平等。
测试向量（Test Vector）是每个时钟周期应用于器件管脚的用于测试的逻辑1和逻辑0数据，是由带定时特性和电平特性的波形代表，与波形形状、脉冲宽度、脉冲边缘或斜率以及上升沿和下降沿的位置都有关系。
测试向量可基于EDA工具的仿真向量（包含输入信号和期望的输出），经过优化和转换，形成ATE格式的测试向量。利用EDA工具建立器件模型，通过建立一个Testbench仿真验证平台，对其提供测试激励，进行仿真，验证结果，将输入激励和输出响应存储，按照ATE向量格式，生成ATE向量文件。
（2）系统测试
系统测试也称为板级系统测试，是指模拟芯片真实的工作环境，对芯片进行各种操作，确认其功能和性能是否正常。
除了机台测试和系统测试之外，还需要对芯片进行了一系列的试验和考核，内容包括：热冲击、温度循环、机械冲击、扫频震动、恒定加速度、键合强度、芯片剪切强度、稳态寿命、密封、内部水汽含量、耐湿气等试验。
只有所有的测试都顺利通过了，一颗芯片才能算成功，作为合格的产品应用到下一个环节。
（3）自主可控总结
最后，结合下面表格，对自主可控作一个简单总结。
从表格可以看出，在IC设计流程、封装（SiP）设计，以及在产品封装、芯片测试环节的自主可控程度比较高；在刻蚀机、芯片工艺制程上有一定的自主可控性，而在EDA，IP，光刻机，硅晶元，光刻胶等环节自主可控的程度非常低，所以高端芯片很容易被“卡脖子”，因为高端芯片所用到的EDA，IP，光刻机，硅晶元，光刻胶几乎全部依赖进口。
自主可控相对较高的IC设计流程、封装（SiP）设计也几乎全部依赖进口的EDA工具，在产品封装和芯片测试环节，封装设备和测试设备大约80%以上是进口设备；工艺制程上高端芯片同样也无法自主生产。考虑到这些，不由得让无法盲目乐观，因为越往源头挖掘，自主可控的比例就越低。