语法springboot图标thymeleaf
SpringBoot2.7+VUE3如何上线一个项目
后端 打开控制端口mvn clean package 在target中生成 myblog-0.0.1-SNAPSHOT.jar 即可 前端 在终端输入npm run build后生成dist文件夹 服务器部署 在 /www/wwwroot 下新建网站文件夹，上传jar包、dist文件 新建start ......
光速爱购--靠谱的SpringBoot项目
这是一个靠谱的SpringBoot项目实战，名字叫光速爱购。从零开发项目，视频加文档，十天就能学会开发JavaWeb项目。 ......
shell测试语法参数解释
得出真，假的概念 shell提供条件测试的语法 test命令 [ ] 中括号 1.test条件测试 test命令评估一个表达式，它的结果失真，还是假，如果条件为真，命令执行状态码结果就为0，否则不为0，通过`$?`取值 test命令的参数： `-e` 判断该文件是否存在（普通文件，目录），存在就为真 ......
springboot
介绍 Spring回顾 Spring(容器)是一个开源框架，2003 年兴起的一个轻量级的Java 开发框架，作者：Rod Johnson 。 Spring是为了解决企业级应用开发的复杂性而创建的，简化开发。 Spring是如何简化Java开发的 为了降低Java开发的复杂性，Spring采用了以下 ......
PHP基础语法
以<?php开头,以?>结尾，语句以；结尾 在php中，所有关键词和函数名类名均不区分大小写 变量名对大小写敏感 php是后端语言，可以与html混合起来 <html> <p>this is html+php</p> <html> <?php echo "Hello World"; ?> 不能再ph ......
Markdown语法
Markdown学习 标题 n 个＃ ＋ 空格 = n级标题 （n<=6） 字体 Hello 正常字体 Hello 黑体：内容两边加入** Hello 斜体： 内容两边加入* Hello 黑斜体： 内容两边加入*** 引用 这里是引用的内容 > +引用内容 分割线 或者 *** 图片 的语法和案列
'''流程控制特点：从上往下依次执行判断语句：通过判断决定做什么事情'''#语法1# if 条件表达式：条件表达式的结果为True，则执行语句1，为False，则不执行语句1# 执行语句1if 1 == 1: # 如果1等于1 print("1 == 1") # 打印"1 = 1"#语法2：#if ......
lua语法四table表
一）table (表)Table 类型实现了一种抽象的“关联数组”。即可用作数组，也可以用作map。lua中没有数组和map，都是用table这个类型 --数组java int[] intArr = new int[]{1,2,3,4,5,6};intArr[0]intArr[1]--map > k ......
springboot配置
手动配置springboot <?xml version="1.0" encoding="UTF-8"?> <project xmlns="http://maven.apache.org/POM/4.0.0" xmlns:xsi="http://www.w3.org/2001/XMLSchema-i ......
19 Verilog语法_低功耗设计
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的低功耗设计，需要掌握几种低功耗设计的方法。 2低功耗简介 低功耗技术在当今得到越来越广泛的发展，在你的身边 ......
18 Verilog语法_FIFO设计
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法的FIFO设计，需要掌握FIFO的基本原理，掌握同步FIFO和异步FIFO的结构。 2同步FIFO FI ......
16 Verilog语法_复位设计
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的复位设计，需要掌握复位电路的同步复位、异步复位、异步复位同步化和异步复位同步释放。 2复位电路简介 为确保 ......
17 Verilog语法_时钟分频设计
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的时钟分频设计，需要掌握时钟的特性，以及如何进行时钟分频设计。 2时钟分频 在FPGA的硬件电路设计中，PC ......
15 Verilog语法_跨时钟域设计
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法的跨时钟域设计，需要掌握跨时钟域时快慢时钟之间信号是如何同步的。 2跨时钟域慢速到快速时钟 由慢时钟到快 ......
11 Verilog语法_函数与任务
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的函数与任务，需要掌握具体的task和function语句的使用方法。 2函数与任务 task和functi ......
12 Verilog语法_仿真文件设计
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的仿真文件设计，需要掌握testbench的建立方法。 2仿真文件设计 当完成verilog工程设计后，首先 ......
13 Verilog语法_流水线设计
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的流水线设计，需要掌握流水线的设计方法。 2流水线简介 2.1 什么是流水线 流水线的基本思想是：把一个重复 ......
14 Verilog语法_同步与异步设计
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法的同步与异步设计，需要掌握同步时钟和异步时钟的设计方法。 2同步时钟 数字电路设计中，一般认为，频率相同 ......
09 Verilog语法_竞争与冒险
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法竞争与冒险，需要掌握竞争与冒险的概念以及消除方法。 2竞争与冒险 2.1 什么是竞争与冒险 在数字电路设 ......
10 Verilog语法_一般设计规范
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的一般设计规范，需要掌握时序或组合电路设计中需要注意的几点，掌握设计避免出现锁存器。 2设计规范 上一节课我 ......
08 Verilog语法_模块端口与例化
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的模块端口与例化的方法，需要掌握模块的端口的类型，以及有几种例化方式。 2模块端口 模块在介绍设计方法时有提 ......
03 Verilog语法_基础语法
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解基础语法，包含语法格式、注释、标识符、关键字、数值种类与表示和字符串。 2语法简介 2.1 格式 Verilog 语言是区分 ......
02 Verilog语法_基本设计方法
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解Verilog的基本设计方法及设计流程。 2基本设计方法 Verilog的设计方法有两种，一种采用自上而下的设计方法，另一种 ......
05 Verilog语法_过程结构与赋值
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解过程结构与赋值，需要掌握阻塞和非阻塞赋值的区别。 2过程结构 过程结构语句有两种，initial 与 always 语句。它 ......
07 Verilog语法_条件与循环语句
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解Verilog语法条件、循环语句，需要掌握if、case、casex、casez、while、for、repeat、fore ......
06 Verilog语法_时序控制与语句块
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节讲解时序控制语句相关的语法与几种语句块的使用介绍，需要掌握时序控制的规则和顺序块、并行块、命名块、嵌套块的使用。 2时序控制简介 V ......
04 Verilog语法_数据类型及表达式
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解Verilog的数据类型和表达式。 2数据类型 Verilog中主要有两种数据类型：变量(variable)和线网(net) ......
01 Verilog语法_Verilog_HDL语言简介
软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要介绍Verilog HDL的特点，发展历史及现状，主要应用场景。 2 Verilog HDL简介 Verilog HDL是一种硬 ......
Thymeleaf中文乱码问题，热部署问题
跟着Spring in action这本书使用java配置方式搭Thymeleaf环境遇到中文乱码问题。在web.xml和WebConfig.java中设置编码格式都不能解决。最后使用了如下方面成功解决了：在ViewResolver中.setCharacterEncoding("UTF-8");在T ......
SpringBoot的多数据源以及事务解决方案(下)
SpringBoot的多数据源以及事务解决方案(下) 下面1-3实现方法来之看过的文章SpringBoot 多数据源及事务解决方案，4后为自己项目中用到的方法 多数据源事务处理 1.1 关于事务的理解 首先我们先理解下事务的本质 提到Spring事务，就离不开事务的四大特性和隔离级别、七大传播特性。 ......