526互联

testbench verilog结果matlab

17 Verilog语法_时钟分频设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的时钟分频设计，需要掌握时钟的特性，以及如何进行时钟分频设计。 2时钟分频 在FPGA的硬件电路设计中，PC ......
时钟 语法 Verilog 17

15 Verilog语法_跨时钟域设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法的跨时钟域设计，需要掌握跨时钟域时快慢时钟之间信号是如何同步的。 2跨时钟域慢速到快速时钟 由慢时钟到快 ......
时钟 语法 Verilog 15

11 Verilog语法_函数与任务

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的函数与任务，需要掌握具体的task和function语句的使用方法。 2函数与任务 task和functi ......
语法 函数 任务 Verilog 11

12 Verilog语法_仿真文件设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的仿真文件设计，需要掌握testbench的建立方法。 2仿真文件设计 当完成verilog工程设计后，首先 ......
语法 Verilog 文件 12

13 Verilog语法_流水线设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的流水线设计，需要掌握流水线的设计方法。 2流水线简介 2.1 什么是流水线 流水线的基本思想是：把一个重复 ......
流水线 语法 流水 Verilog 13

14 Verilog语法_同步与异步设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法的同步与异步设计，需要掌握同步时钟和异步时钟的设计方法。 2同步时钟 数字电路设计中，一般认为，频率相同 ......
语法 Verilog 14

09 Verilog语法_竞争与冒险

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法竞争与冒险，需要掌握竞争与冒险的概念以及消除方法。 2竞争与冒险 2.1 什么是竞争与冒险 在数字电路设 ......
语法 Verilog 09

10 Verilog语法_一般设计规范

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的一般设计规范，需要掌握时序或组合电路设计中需要注意的几点，掌握设计避免出现锁存器。 2设计规范 上一节课我 ......
语法 Verilog 10

08 Verilog语法_模块端口与例化

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的模块端口与例化的方法，需要掌握模块的端口的类型，以及有几种例化方式。 2模块端口 模块在介绍设计方法时有提 ......
端口 语法 模块 Verilog 08

01 Verilog语法_Verilog_HDL语言简介

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要介绍Verilog HDL的特点，发展历史及现状，主要应用场景。 2 Verilog HDL简介 Verilog HDL是一种硬 ......
Verilog Verilog_HDL 语法 语言 简介

03 Verilog语法_基础语法

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解基础语法，包含语法格式、注释、标识符、关键字、数值种类与表示和字符串。 2语法简介 2.1 格式 Verilog 语言是区分 ......
语法 Verilog 基础 03

02 Verilog语法_基本设计方法

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解Verilog的基本设计方法及设计流程。 2基本设计方法 Verilog的设计方法有两种，一种采用自上而下的设计方法，另一种 ......
语法 Verilog 方法 02

05 Verilog语法_过程结构与赋值

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解过程结构与赋值，需要掌握阻塞和非阻塞赋值的区别。 2过程结构 过程结构语句有两种，initial 与 always 语句。它 ......
语法 过程 Verilog 结构 05

07 Verilog语法_条件与循环语句

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解Verilog语法条件、循环语句，需要掌握if、case、casex、casez、while、for、repeat、fore ......
语句 语法 条件 Verilog 07

06 Verilog语法_时序控制与语句块

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节讲解时序控制语句相关的语法与几种语句块的使用介绍，需要掌握时序控制的规则和顺序块、并行块、命名块、嵌套块的使用。 2时序控制简介 V ......
时序 语句 语法 Verilog 06

04 Verilog语法_数据类型及表达式

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解Verilog的数据类型和表达式。 2数据类型 Verilog中主要有两种数据类型：变量(variable)和线网(net) ......
表达式 语法 Verilog 类型 数据

verilog勘误系列之-->算术运算符运算失败

描述 在verilog代码设计时使用算术运算符与乘法搭配使用出现计算错误 原因 由于数据位宽设置不当导致 错误案例 wire signed [13:0] w01; wire signed [23:0] s01; reg signed [24:0] m01; reg signed [25:0] a1; ......
运算符 算术 verilog gt

基于深度学习网络的蔬菜水果种类识别算法matlab仿真

1.算法运行效果图预览 2.算法运行软件版本 matlab2022a 3.算法理论概述 蔬菜水果种类识别算法基于深度学习网络，通过训练模型来识别图像中的蔬菜和水果种类。其原理主要利用深度卷积神经网络（Deep Convolutional Neural Network, CNN）对图像进行特征提取和分 ......
蔬菜水果 学习网络 算法 深度 蔬菜

基于MATLAB的GPS卫星绕地运行轨迹动态模拟仿真

1.算法运行效果图预览 2.算法运行软件版本 matlab2022a 3.算法理论概述 模拟24颗GPS卫星的轨道运行是一个复杂的任务，涉及到多个卫星的轨道计算和绘制。以下是一个大致的步骤和示例代码，用于在MATLAB中模拟和绘制这些卫星的轨道运行。实际GPS卫星的轨道参数非常复杂，而且卫星之间的相 ......
轨迹 卫星 动态 MATLAB GPS

Matlab 之 字符串数组查找

Matlab的优势在于向量操作，字符串操作往往费时费力，但是如果能充分利用Matlab自带的一些函数，也可以取得不错的效果。下面就介绍一下字符串数组查找的小技巧。 字符串数组我通常会选择应用cell格式保存，下面的分析也是建立在这个前提下。 【1】 strcmp() 函数 strcmp() 函数的基 ......
数组 字符串 字符 Matlab

Matlab 之 find()函数

当我第一次用matlab语言编写一个工程项目时，发现自己编写的脚本里循环特别多，导致编程效率很低，这让我特别苦恼。有一次导师让我阅读他编写的一个Matlab脚本，并按照新要求对其进行更改。我发现脚本里多次用到find()函数，猛然间豁然开朗，原来有大部分循环可以用find(）函数解决！对我而言，fi ......
函数 Matlab find

fastapi项目 06-新增项目接口，序列化查询结果

前言 新增项目，一般都会记录是哪个用户新建的，往往一个用户可以新建多个项目，于是数据库模型就可以建立一对多的关系。 1. 新建数据库模型(一对多) # apps/model/models.py class User(DbModel) ...... # 一对多 projects = relations ......
项目 序列 接口 fastapi 结果

Verilog编码规范

Verilog编码规范 ​ 本文为自己研究实践与翻阅资料比如华为规范书等所得，主要关于编码问题以及综合电路映射问题，规范自己写出复用性更好、综合性能更好、便于仿真的代码和电路。 目录Verilog编码规范第一部分 Verilog RTL规范1 、Module2、选择器（if-else、case、?: ......
编码 Verilog

Python flask 网页版执行shell命令并返回结果['GET', 'POST'] 混合方式

前言全局说明 Python flask 网页版执行shell命令并返回结果 一、需要安装的库 pip3 install flask -i http://pypi.douban.com/simple/ --trusted-host pypi.douban.com pip3 install subpro ......
39 命令 方式 结果 网页

Verilog仿真实践

Verilog必须掌握 逻辑仿真工具(VCS)和逻辑综合工具(DC) AndOR module AndOr( output X,Y, input A,B,C ); // A B进行按位与运算 assign #10 X = A & B; // B C按位进行或运算 assign #10 Y = B | ......
Verilog

Matlab 提高精度 vpa

Matlab本身提供了丰富的数据类型（搜索matlab数据类型能找到详细的介绍），默认的数据类型是double型。 但是偶尔也会出现数据类型精度不够的情况，比如：计算斜率、倒数时经常出现“差之毫厘谬以千里”的现象。 因此需要提高现有数据类型的精度，matlab提供了可以自定义数据精度的函数vpa—— ......
精度 Matlab vpa

matlab GUI之自定义菜单小结

自定义菜单 1.uimenu对象 h=uimenu('PropertyName','ProperValue') h=uimenu(parent,'PropertyName','ProperValue') 常见属性： 1.1标签 label uimenu('label','&Open') 1.2快捷键 ......
小结 菜单 matlab GUI

Matlab中K-means聚类算法的使用（K-均值聚类）

K-means聚类算法采用的是将N*P的矩阵X划分为K个类，使得类内对象之间的距离最大,而类之间的距离最小。使用方法：Idx=Kmeans(X,K)[Idx,C]=Kmeans(X,K) [Idx,C,sumD]=Kmeans(X,K) [Idx,C,sumD,D]=Kmeans(X,K) […]= ......
均值 算法 K-means Matlab means

基于Matlab实现电力电子仿真模型

1. 引言电力电子是电力系统中的重要组成部分，它涉及到能量转换和功率控制等关键技术。为了研究和优化电力电子设备的性能，建立仿真模型是一种重要的手段。Matlab作为一种强大的数学软件，提供了丰富的工具和功能，可以帮助我们实现电力电子仿真模型。 2. Matlab实现电力电子仿真模型的基本步骤2.1 ......
模型 电力 Matlab 电子

Left join中查询结果比左表数据量多

原因： 应为左表的一个值，对应右表中一个以上的值，sql无法分辨，只能将所有匹配上的都现实在结果中 参考：https://blog.csdn.net/lq_feixiangdelanqiu/article/details/121267346 参考2：https://blog.csdn.net/m0_ ......
结果 数据 Left join
共2360篇  :2/79页 首页上一页2下一页尾页