Serdes
38 LVDS Select IO高速Serdes
软件版本：VIVADO2021.1 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！ 1 概述 高速串行通信优势非常巨大，只需要很少的IO引脚 ......
serdes与PCIE的区别
serdes和PCIE是两种非常常见的总线。因为PCIE也是差分信号传输，所以做硬件时比较难区别PCIE和serdes的具体差异点。 两者之间的区别主要表现在以下几点： 1.PCIE使用了SERDES的技术，PCIE有距离的版本与速率限制比如1.0 2.5G,2.0 5GT/S，8GT/S,16GT ......
serdes常见踩坑问题
1.不支持小数分频，或者小数分频后频偏过大无法使用。 2.CDR 不稳定，经常无法锁定，或者温变时出现失锁情况，以及cdr lock信号无法准备上报状态。 3.CORE内部多个lane之间相互影响，比如lane0复位时，lane1会受影响无法正常工作。 4.CORE内部多个lane无法独立，只能出同 ......
serdes级联时钟
级联时钟在其他的IP领域下很少见到，在serdes中时个基本的功能。 因为高密场景下需要时钟数几十个IP，一般摆放在芯片边缘位置。 而SOC的管脚资源非常有限。因此就需要多个IP之间的ref clk进行传递。 按照传递电平类型，可以分为 差分级联和单端CMOS级联。 按照传递方法，可以分为单向与双向 ......
serdes 复制时钟
serdes复制时钟一般指的是，将rx lane的CDR 恢复时钟发送给TX/PLL， 这样rx和tx的时钟频偏就一致，在远端环回时经常用到。RX,TX时钟同频后环回数据就可以畅通发出去，否则RX/TX的FIFO就会溢出丢弃数据。 主要注意这里不是所有的serdesIP都支持。 只有这样才能彻底的实 ......
serdes 常见并口位宽
serdes主要完成串并转换功能。常见的并口位宽如下： GE/10/25GE/32GE 10/20/40/16/32位 50GE 64/80位 100GE 128/160位 一般50GE以上，64/80只会存在一种，如果两个都支持，会占用资源。 使用前要确认清楚。和pcs有差异了就需要增加gearb ......
SERDES
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号 ......