sytle

【Verilog】编码规范-coding sytle

目前所在单位并没有代码规范文档,以致于阅读代码很吃力,并且久而久之自己写的代码可读性也没法保证。在参考了很多资料后,决定按以下规范来写: 一、命名规范 1、文件命名 a、每个文件中只包含一个module、class、package,文件名于文件内容名称应相同。 2、module、class、pack ......
编码 Verilog coding sytle
共1篇  :1/1页 首页上一页1下一页尾页