timescale

# timescale ## 1 timescale作用 \`timescale是Verilog中的预编译指令，指定位于它后边的module的时间单位和时间精度，直到遇到新的\`timescale指令或者\`resetall指令。它的语法如下： \`timescale time_unit / tim ......