vivado仿真延迟

在做ad7274的spi接口仿真时，因为要模拟实际的板间延迟，所以给sdata添加了延迟语句

assign #30 sdata = sdata_temp

然后仿真出来的结果却发现，结果与预期不对，仔细对比后发现当延迟量#delay小于数据变化的时钟周期时，可以正常延迟传递，当#delay大于数据变化的时钟周期后，就会存在丢失延迟时间内数据变化的问题。

而用always@* a<= #delay b；则可以解决这个问题。

或者将#delay拆成多个小于时钟周期的延迟，也可以做到数据的正确传递。

本栏目推荐文章
• VIVADO 时序约束3
• vivado 时序约束1
• vivado使用tcl脚本新建工程
• 1-1-04 VIVADO设置VSCODE为第三方编译器
• 1-1-02 AMD(XILINX) FPGA开发工具Vitis(vivado)安装
• 36 高效的VIVADO BlockDesign设计方法
• 35 VIVADO用户IP软件总线接口封装
• 34 VIVADO自定义IP简单封装方法
• VIVADO Linux下 program device脚本
• vivado仿真（无需testbench）

vivadovitis-vivado vivado问题fpga 明了vivado 版本vivado modelsim vivado fifo心得vivado implementation参数vivado 时序vivado synthesis参数vivado simulation笔记vivado