526互联

fpga hello-fpga coaxpress manual

【ChatGPT答】FPGA是什么及其应用、学习建议

FPGA前置知识 FPGA作为一种可编程逻辑芯片，主要用于数字电路设计和实现。因此，需要掌握一些与数字电路设计相关的知识和技能，包括： 数字电路基础知识：理解二进制、逻辑门、组合逻辑、时序逻辑、时钟、计数器、寄存器等基本概念。 Verilog或VHDL语言：这两种硬件描述语言是FPGA设计中最常用的 ......
ChatGPT 建议 FPGA

FPGA实现和ET1100通信verilog源码。 ethercat从站方案。

FPGA实现和ET1100通信verilog源码。 ethercat从站方案。YYID:34299659977307299 ......
源码 ethercat verilog 方案 FPGA

基于xilinx的FPGA在线升级程序，仅7系列以上支持

基于xilinx的FPGA在线升级程序，仅7系列以上支持YID:71500669728729663 ......
在线升级 程序 xilinx FPGA

基于FPGA的永磁同步伺服控制系统的设计，在FPGA实现了伺服电机的矢量控制

基于FPGA的永磁同步伺服控制系统的设计，在FPGA实现了伺服电机的矢量控制 基于FPGA的永磁同步伺服控制系统的设计，在FPGA实现了伺服电机的矢量控制，坐标变换，电流环，速度环，位置环，电机反馈接口，SVPWM。都是通过Verilog 语言来实现的，具有很高的研究价值。 ......
伺服电机 FPGA 矢量 控制系统 电机

基于 FPGA verilog 的 Ethercat 主站工程代码

EtherCAT 总线 demo 板介绍 一、测试架构介绍 总线部分包括 EtherCAT 协议、Canopen 协议、1588 同步协议，全部在 FPGA上实现，纯 Verilog 实现，无软核，时间精准。 FPGA 挂百兆网口串接伺服，布线简单。 支持驱动 1-32 轴，自动侦测。 CPU 和F ......
Ethercat verilog 代码 工程 FPGA

FPGA项目——基于AMBA总线的流水灯控制系统

绪论 本文将介绍一个完全用Verilog HDL手写的AMBA片上系统，项目的主题是设计一个基于AMBA总线的流水灯控制系统， 项目中所有数字电路逻辑都将通过Verilog进行RTL设计，不会调用成熟IP核， 然后利用Vivado平台对RTL模型进行仿真、综合与布线，最后在FPGA开发板上进行板级验 ......
总线 控制系统 流水 项目 系统

赛灵思FPGA匹配CMV2000,图纸资料齐全

赛灵思FPGA匹配CMV2000,图纸资料齐全，提供代码及说明，pcb等，可科研，可生产YID:694000653137636879 ......
图纸 资料 FPGA 2000 CMV

FPGA Verilog AD7606驱动代码，包含SPI模式读取和并行模式读取两种

FPGA Verilog AD7606驱动代码，包含SPI模式读取和并行模式读取两种，代码注释详细YID:6928665912784264 ......
模式 Verilog 代码 FPGA 7606

基于FPGA的永磁同步伺服控制系统的设计，在FPGA实现了伺服电机的矢量控制

基于FPGA的永磁同步伺服控制系统的设计，在FPGA实现了伺服电机的矢量控制， 坐标变换，电流环，速度环，位置环，电机反馈接口，SVPWM。 。 。 都是通过Verilog 语言来实现的，具有很高的研究价值。YID:92888660390696187 ......
伺服电机 FPGA 矢量 控制系统 电机

FPGA实现和ET1100通信verilog源码。 ethercat从站方案。

FPGA实现和ET1100通信verilog源码。 ethercat从站方案。YYID:34299659977307299 ......
源码 ethercat verilog 方案 FPGA

FPGA以SDIO模式读写SD卡源码，可移植到任何FPGA中

FPGA以SDIO模式读写SD卡源码，可移植到任何FPGA中。 在SDIO模式下，SD卡读写速率50Mbps以上。 文件里包含tb和说明文档，已经下板验证通过。YID:17200653395070926 ......
FPGA 源码 模式 SDIO

多摩川绝对值编码器CPLD FPGA通信源码 用于伺服行业开发者开发编码器接口

多摩川绝对值编码器CPLD FPGA通信源码（VHDL格式+协议+说明书） 用于伺服行业开发者开发编码器接口，对于使用FPGA开发电流环的人员具有参考价值。 适用于TS5700N8501,TS5700N8401等多摩川绝对值编码器，波特率支持2.5M和5MYID:72200641655682851 ......
编码器 编码 绝对值 开发者 源码

m使用FPGA实现基于BP神经网络的英文字母识别,开发平台为vivado2019.2,verilog编程,附带matlab辅助验证

1.算法描述 神经网络主要由处理单元、网络拓扑结构、训练规则组成。处理单元是神经网络的基本操作单元，用以模拟人脑神经元的功能。一个处理单元有多个输入、输出，输入端模拟脑神经的树突功能，起信息传递作用；输出端模拟脑神经的轴突功能，将处理后的信息传给下一个处理单元，如图1.1所示。 基本的神经处理单元其 ......
神经网络 开发平台 字母 神经 verilog

FPGA实验1 流水灯

FPGA实验1 流水灯 时钟频率与时钟周期计算 $$ f=\frac{1}{T} $$ f是频率 T是周期 时钟周期的计算 1s=1000ms=1000000us=1000000000ns 对于100kHz=100000Hz f= 1000000000/100000 =10000ns 8MHz = ......
流水 FPGA

FPGA实验—— 流水灯

FPGA实验 流水灯 时钟频率与时钟周期计算 $$ f=\frac{1}{T} $$ f是频率 T是周期 时钟周期的计算 1s=1000ms=1000000us=1000000000ns 对于100kHz=100000Hz f= 1000000000/100000 =10000ns 8MHz = 8 ......
流水 FPGA

基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench

1.算法描述 与很多的通信技术类似，扩频技术最初也应用于保密通信和制导系统等军事技术。除了在军事通信中的应用，扩频技术在无线通信领域也有发展。目前扩频通信技术已经在测距、卫星通信、GPS导航定位、移动通信、电子对抗、跟踪、遥控和蓝牙技术等方面广泛应用。扩频通信技术具有很多独特的优点：具有抗干扰能力强 ......
译码 序列 testbench 模块 verilog

SAP UI5 sap.m.Table Manual Pop-In Mode 概述

手动弹出模式允许更大的灵活性，但如果我们希望它以有意义的方式工作，也需要更多的努力。 如果可以显示/隐藏或重新排序表列，开发人员还需要投入额外的精力。 具体表现在：我们需要手动配置每一列。 根据表格的宽度（以像素为单位），该列需要知道需要以下的数据： 留在表格布局中（在自动弹出模式下，只有一列留在表 ......
Manual Pop-In Table Mode SAP

【FPGA】RGMII接口

目录 1、RGMII 接口概要 2、RGMII 接口介绍 2.1 MII接口 2.2 RMII接口 2.3 GMII接口 2.4 RGMII接口 1、RGMII 接口概要以太网的通信离不开物理层 PHY 芯片的支持，以太网 MAC 和 PHY 之间有一个接口，常用的接口有MII、 RMII、 GMI ......
接口 RGMII FPGA

spring.rabbitmq.listener.simple.acknowledge-mode = manual and auto 排查

spring.rabbitmq.listener.simple.acknowledge-mode=manual *配置改成手动之后，spring不会报错。所以需要消费者抛异常 *channel属性 basicNack和basicReject原生效果差不多；requeue重返队列； 1 @Rabbit ......
acknowledge-mode acknowledge rabbitmq listener spring

FPGA：乒乓球比赛模拟机的设计

简介 开发板：EGO1 开发环境：Windows10 + Xilinx Vivado 2020 数字逻辑大作业题目 7： 乒乓球比赛模拟机的设计 乒乓球比赛模拟机用发光二极管（LED）模拟乒乓球运动轨迹，是由甲乙双方参赛，加上裁判的三人游戏（也可以不用裁判）。 管脚约束代码： 点击查看代码 set_ ......
模拟机 乒乓球 FPGA
共320篇  :11/11页 首页上一页11下一页尾页