AXI4
08 AXI4-FULL-MASTER IP FDMA详解
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 FDMA是米联客的基于AXI4总线协议定制的一个D ......
06 AXI4总线axi-stream
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 AXI4-Stream去掉了地址，允许无限制的数据 ......
05 AXI4总线axi-full-master
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 使用XILINX 的软件工具VIVADO以及XIL ......
03 AXI4总线axi-lite-master
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 2.1概述 使用XILINX 的软件工具VIVADO以及X ......
04 AXI4总线axi-full-slave
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 使用XILINX 的软件工具VIVADO以及XIL ......
01初识AXI4总线
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 起初SoC片上总线处于发展阶段，不像微机总线那样成 ......
02 AXI4总线axi-lite-slave
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 使用XILINX 的软件工具VIVADO以及XIL ......
3-1-02AXI4-FULL-uiFDMA IP仿真验证
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 2.1概述 本文试验中对前面编写的FDMA IP进行仿真验 ......
3-1-01 AXI4-FULL-MASTER IP FDMA介绍
件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1.1概述 FDMA是米联客的基于AXI4总线协议定制的一个 ......
AXI4-Lite小记
[toc] # 定义 AXI4-Lite的主要特性： - 突发传送长度为1，即AxLEN=1 - 传输数据大小与数据总线宽度相等，即没有窄传输，支持32或64位宽度数据总线 - 所有的存取都是non-modifiable、non-bufferable的 - 不支持独占访问 ## 信号一览 由于AXI ......
AXI4协议理解
AXI4 AXI总线是计算机内部的一种高速总线，主要用于主机（master）和从机（slave）低延迟、高速的数据传输，是由RAM公司设计的为了代替AHB、APB总线而存在的总线标准。AXI可以细分为AXI4、AXI_lite、AXI_stream。 三种总线标准的特点应用为： AXI4(AXI_f ......
ddr控制-axi4映射到altera-uniPHY
原始资料参考《emi_ddr_ug》，暂未下载到，故未粘贴datasheet原图。 **local_size：**burst 读写的最大数据数量。通常 IP 核内部有 FIFO 用于支持这样的连续数据读写，在Megafunction中设定好的最大数据数量是 Avl_size 的上限值。 **loca ......