MCDT

MCDT实验——lab1

TB1从verilog到SV的进场 要求1.1 一致,questasim对.v文件是兼容的 要求1.2(如果出现一致,可能是因为cho_margin的位宽问题,给的源文件位宽是5[4:0]不是6[5:0]) 一致 要求1.3 一致 TB2方法task和函数function 要求2.1 时钟和复位信号 ......
MCDT lab1 lab
共1篇  :1/1页 首页上一页1下一页尾页