VIO

软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用AMD-XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"SOC|SOC社区-www.uisrc.com视频课程、答疑解惑！ 1 概述 在开发工程中，我们需要对一些信号进 ......

1、下载源码 https://github.com/lukasvst/dm-vio https://github.com/lukasvst/dm-vio-ros 2、编译 编译主要有两点需要注意： 1）pangolin的版本需要是0.6； 由于我系统里面的版本不是0.6,为了避免冲突，我编译到指定目 ......

Xilinx FPGA在Vivado中有多种在线调试方法： 1、调用IP （1）ILA IP核 ILA核的一个应用技巧： 当系统钟为50M或100M等高速时钟时，对于慢速信号，比如2.4k时钟下的信号，ila核需要设置非常大的采样深度才能抓到该信号，这样会非常浪费BRAM资源。这时可以通过二次编译来 ......

如何通过数值计算的方式对VIO系统中的求导结果进行验证 验证位姿求导是否正确的C++代码 #include <eigen3/Eigen/Core> #include <eigen3/Eigen/Dense> #include <iostream> #include "sophus/se3.hpp" ......