526互联

riscv

RISCV asm内嵌汇编

RISCV asm内嵌汇编 引用自 使用asm函数嵌套汇编 - 知乎 (zhihu.com) 在ysyx和处理器学习中，经常遇到类似这样的语句asm volatile("li a5, -1; ecall");或蜂鸟中 asm volatile ( ".insn r 0x7b, 2, 1, x0, % ......
RISCV asm

RISCV asm内嵌汇编

RISCV asm内嵌汇编 引用自 使用asm函数嵌套汇编 - 知乎 (zhihu.com) 在ysyx和处理器学习中，经常遇到类似这样的语句asm volatile("li a5, -1; ecall");或蜂鸟中 asm volatile ( ".insn r 0x7b, 2, 1, x0, % ......
RISCV asm

https://crab2313.github.io/post/riscv-spinlock/#risc-v%E7%9A%84%E5%AE%9E%E7%8E%B0

本文分析linux内核下对于spinlock的实现，具体到RISC-V体系结构。由于RISC-V体系结构下目前只是简单的实现了一个基于TAS的最基本的spinlock，本文的另一个附加任务就是分析Linux内核为各个平台下实现spinlock搭建起来的通用框架。 这部分内容实质上与体系结构非常相关， ......
riscv-spinlock spinlock github risc-v https

riscv isa指令

官方ISA https://riscv.org/technical/specifications/ ISA指令速查 https://msyksphinz-self.github.io/riscv-isadoc/html/index.html 汇编手册RISC-V Assembly Programme ......
指令 riscv isa

riscv gnu编译器

官网 https://github.com/riscv-collab/riscv-gnu-toolchain 编译器 基于RISC-V交叉编译器包括32bit和64bit两种类型，其中每种类型又包括裸机版本（newlib）和动态链接库版本（linux glibc） newlib ./configur ......
编译器 riscv gnu

学习riscv（1）

因为毕设是CPU的低功耗设计，所以开始看cpu，打算还是先从这个tinyriscv学起，昨天把环境下好了，第一步是用git去clone代码，这个首先要下载git，然后在目标文件夹鼠标右键，选择“open git bush here”，再输入项目的url，就可以了。方法不难。b站有详细教程 接下来是安 ......
riscv

mitos - xv6 for riscv

参考: code: https://github.com/mit-pdos/xv6-riscv book: https://pdos.csail.mit.edu/6.828/2021/xv6/book-riscv-rev2.pdf note: https://mit-public-courses-c ......
mitos riscv for xv6 xv

EDA工具使用+GIT操作+python编程+C语言编程+Riscv相关+TCL操作

EDA工具使用 Verdi覆盖率转网页 urg -full64 -dir simv.vdb Verdi加载session verdi -ssr sessionFile Vcs分部编译 额外选项 -partcomp：自动分块编译。 -fastpartcomp：使用多核计算系统并行部分编译。 -pcma ......
语言编程 语言 工具 python Riscv

qemu搭建riscv的可调试环境

qemu搭建riscv的可调试环境 riscv工具链 （网上大多数用Github直连的工具链，但是因为太大，download的时候老是出问题） 选择使用Cross-compilation toolchains for Linux - Home (bootlin.com)进行下载，之后解压。 bin目 ......
环境 riscv qemu

riscv平台优化矩阵乘(基于blislab优化实践)

本文基于blislab与openblas项目，讲述在riscv平台上优化矩阵乘优化过程。 为了方便riscv-rvv加速，将blislab项目中的double数据类型改为float（即测试单精度浮点性能），且例子都是列主序的。 github库使用步骤见 1 blislab项目 Blislab是一个开 ......
矩阵 blislab riscv 平台

RISCV基础原理介绍

RISCV基础原理介绍 初识RISC-V https://www.cnblogs.com/wahahahehehe/p/15574316.html 1.1 什么是RISC-V 了解RISC-V之前，先熟悉一个概念，指令集架构（Instruction Set Architecture，ISA）。 1. ......
原理 基础 RISCV

RISCV-MINI cache小记

该cache映射策略为直接映射，采用写回（writeback）方式。 **需要注意的细节在于cpu-cache通过mask信号判断访存是读还是写，显然mask全0时为读。下图FSM中省略了dirty会影响状态转移，比如WriteCache到WriteBack，当cache块为dirty时才会触发aw ......
小记 RISCV-MINI RISCV cache MINI

riscv指令集——整数乘除法的M标准扩展

本文简单介绍标准整数乘法和除法的指令扩展M，并包含针对两个整数寄存器中的数值进行乘法和除法的指令。 乘法操作 MUL指令执行一个XLEN位xXLEN位乘法，并将结果的低XLEN位放在目标寄存器中。 MULH：有符号x有符号 MULHU：无符号x无符号 MULHSU:有符号x无符号乘法 以上三种将结果 ......
乘除 整数 指令 标准 riscv

RISCV处理器-存储器模型

之前一直没怎么弄清楚fence以及fence.i指令，现在重新回顾一下。 可选的原子性存储器指令扩展"A" FENCE fence指令用于顺序话其他RISCV线程、外部设备或者协处理器看到的设备I/O和存储器访问。在所有predecessor执行到fence前的任何操作前，处于fence指令后的su ......
存储器 处理器 模型 RISCV

riscv处理器——除法运算实现

采用试商法实现除法运算，试商法的计算过程如下： 1.每次除法运算至少需要33个时钟周期才能完成，用状态机来实现； 2.主要需要判断并执行的指令有4种类： 1 wire op_div = (op_r == `INST_DIV); //有符号除法，结果为商 2 wire op_divu = (op_r ......
除法 处理器 riscv

RISCV Ubuntu Linux内核更换

# 交叉编译内核 ```sh #!/bin/bash # LINUXSRC=/root/linux export LINUXSRC=/keystone/linux export OUTPUT=/keystone/build/linux.build #export CONFIG=/keystone/c ......
内核 Ubuntu RISCV Linux
共16篇  :1/1页 首页上一页1下一页尾页