组合逻辑电路的特点是，假设有足够的时间使逻辑门稳定下来，那么逻辑功能块的输出就只与当前的输入有关。
为了保存一些状态信息，则产生了时序逻辑电路。一个时序逻辑电路具有记忆功能。
时序逻辑电路中最简单的部件是锁存器。可以由两个CMOS反相器首尾相连结而成，锁存器是电平敏感的器件。
构成一个边沿触发寄存器的最简单方法是采用主从结构。即将一个负锁存器和一个正锁存器进行串联构成。
......未完待续
时序逻辑电路---双稳态触发器
发布时间 2023-12-19 19:21:19作者: 十五分钟
组合逻辑电路的特点是，假设有足够的时间使逻辑门稳定下来，那么逻辑功能块的输出就只与当前的输入有关。
为了保存一些状态信息，则产生了时序逻辑电路。一个时序逻辑电路具有记忆功能。
时序逻辑电路中最简单的部件是锁存器。可以由两个CMOS反相器首尾相连结而成，锁存器是电平敏感的器件。
构成一个边沿触发寄存器的最简单方法是采用主从结构。即将一个负锁存器和一个正锁存器进行串联构成。
......未完待续