526互联

时序 信号 行为verilog

STM32：rtthread_信号量

1 信号量 信号量是一种用于管理线程间资源关系的内核对象，线程可以获取或释放它从而达到同步或互斥的目的； 信号量可以运用在多种场合中，形成锁，同步(多个线程可访问同一资源)，资源计数等关系，也能方便的用于线程与线程，中断与线程的同步中； 1.1 semaphore 信号量结构体 //rtdef.h ......
rtthread 信号 STM 32

Amazon 上的数字孪生：使用 L3 预测性数字孪生来预测“行为”

在上一篇博文中，我们讨论了数字孪生的定义和框架，这与我们的客户在其应用中使用数字孪生的方式一致。我们将数字孪生定义为“单个物理系统的动态数字表示，它通过数据进行动态更新以模仿物理系统的真实结构、状态和行为，从而加快获得业务成果。”此外，我们描述了一个四级数字孪生平衡指数（如下图所示），帮助客户了解他 ......
数字 预测性 行为 Amazon L3

wmiprvse.exe 是 Windows 操作系统中的一个进程，它是 Windows 管理框架 (WMI) 的一部分。WMI 是一种用于管理和监视 Windows 操作系统的基础设施，它允许用户和程序通过查询和操作系统的各种信息来控制系统行为

wmiprvse.exe 是 Windows 操作系统中的一个进程，它是 Windows 管理框架 (WMI) 的一部分。WMI 是一种用于管理和监视 Windows 操作系统的基础设施，它允许用户和程序通过查询和操作系统的各种信息来控制系统行为。 具体来说，wmiprvse.exe 是 WMI 服 ......
系统 Windows 控制系统 基础设施 WMI

Qt信号槽信号函数重载问题 error: C2664: “QMetaObject::Connection const”

// connect(spinFontSize,&QSpinBox::valueChanged,this,&MainWindow::spinFontSize_valueChanged);//由于信号函数存在重载，发送者找不到正确信号函数。 //改用A.Qt4带形参方式 // connect(spin ......
信号 QMetaObject Connection 函数 问题

verilog 循环语句

循环语句 在Verilog HDL中存在着四种类型的循环语句，用来控制执行语句的执行次数。 1) forever 连续的执行语句。 2) repeat 连续执行一条语句 n 次。 3) while 执行一条语句直到某个条件不满足。如果一开始条件即不满足(为假)，则语句一次也不能被执行。 4) for ......
语句 verilog

verilog task/function 语句

task模块 任务task在模块中任意位置定义，并在模块内任意位置引用，作用范围也局限于此模块。 模块内子程序出现下面任意一个条件时，则必须使用任务而不能使用函数。 1）子程序中包含时序控制逻辑，例如延迟，事件控制等 2）没有输入变量 3）没有输出或输出端的数量大于 1 //任务task定义：如下代 ......
语句 function verilog task

时序电路中阻塞赋值和非阻塞赋值

FPGA 非阻塞赋值与阻塞赋值 1.0简介 2.0阻塞赋值&非阻塞赋值 2.1阻塞赋值 2.2非阻塞赋值 2.3区别 3.0编码准则 4.0 举例 准则1）时序电路建模时，用非阻塞赋值； 准则2）锁存器电路建模时，用非阻塞赋值； 准则3）用always块建立组合逻辑模型时，用阻塞赋值； 准则4）在同 ......
时序 电路

在时序电路中使用阻塞赋值会怎样

阻塞赋值的使用 如之前介绍所述，建议使用阻塞赋值来描述组合逻辑设计。但是，如果在编码时序逻辑行为时使用阻塞赋值，会发生什么？这是需要解决的最重要的问题之一，对后续讨论很重要。 如果阻塞赋值用于编码时序逻辑的行为，则可以观察到综合结果不是正确的功能设计意图。 接下来介绍使用阻塞赋值对时序电路设计进行编 ......
时序 电路

m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： 仿真结果导入matlab可以看星座图： Quartusii18.0+Mo ......
载波 testbench verilog 系统 FPGA

常用的 Django 信号及其用途

在 Django 中，@receiver 装饰器可以用于注册各种信号的接收器函数。以下是一些常用的 Django 信号及其用途： 模型信号： pre_save：在保存对象之前发送的信号。 post_save：在保存对象之后发送的信号。 pre_delete：在删除对象之前发送的信号。 post_de ......
信号 用途 常用 Django

APUE-signal-自定义信号

- [Linux定义信号的一些细节处理-自定义信号变量]https://blog.csdn.net/renlonggg/article/details/78309662 ``` #define MY_SINGL_1 (SIGRTMIN + 1) /* 信号函数，发送接受 */ void signal ......
APUE-signal 信号 signal APUE

m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： 将上面的各个信号放大，各个信号含义如下： Quartusii18.0+M ......
载波 testbench verilog 系统 DQPSK

行为微服务leadnews-behavior

一、点赞/取消点赞、不喜欢/取消不喜欢、阅读次数 数据都存在redis中的hashmap中，以(key，field，value)的形式，如key是behavior_like + articleId，field是userId，value存dto。 点赞/取消点赞 package com.heima.b ......
leadnews-behavior leadnews behavior 行为

verilog代码注意事项

对于二维数组，[CH-1:0] [AW-1-3:0] addr_tmp，如果想将数组中每一个数都低位补3个0，得到 [CH-1:0] [AW-1:0] addr，正确的操作是： integer i; always@(*) begin for (i=0;i<CH;i=i+1) begin adddr[ ......
注意事项 事项 verilog 代码

华普智通HPWS-2800-3-2D 一体式行人信号灯

信号同步：行人信号灯与路口信号机实时同步。 LED显示规格320mm*1600mm。 LED屏显示颜色：红绿双色。 行人灯倒计时功能：Φ300mm。 倒计时灯带：机动车信号灯倒计时灯带。 语音模块联动提醒：全频喇叭，声音大小和时间可设定； 倒计时智能同步：智能读秒算法，无延迟。 功能与服务 基础版 ......
信号灯 行人 信号 一体 HPWS

高速图像采集卡：基于TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速数据处理核心板 高速信号采集处理板

基于TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速数据处理核心板 一、板卡概述 该DSP+FPGA高速信号采集处理板由北京太速科技自主研发，包含一片TI DSP TMS320C6678和一片Xilinx FPGA K7 XC72K325T-1ffg900。 ......
高速 数据处理 信号 图像 核心

用户行为——需求

用户行为： 1、用户行为数据的记录包括了关注、点赞、不喜欢、收藏、阅读等行为 黑马头条项目整个项目开发涉及web展示和大数据分析来给用户推荐文章，如何找出哪些文章是热点文章进行针对性的推荐呢？这个时候需要进行大数据分析的准备工作，埋点。 所谓“埋点”，是数据采集领域（尤其是用户行为数据采集领域）的术 ......
需求 行为 用户

深信服承办信创基石护航双碳_深信服上网行为监控

6月28日,由华北电力大学技术转移转化中心为指导单位、中关村华电能源电力产业联盟主办、深信服承办的“信创基石护航双碳——发电行业信息技术应用创新研讨会”在内蒙古自治区呼和浩特市顺利举办。内蒙古电子文件自主可控技术协会秘书长吕律、国能信控互联技术有限公司副总经理刘曙元、中国电机工程学会电力信息化专委会 ......
基石 行为

matlab程序，电力市场，天然气市场出清，主要研究了多方博弈行为及其对市场出清和能源价格的影响。

matlab程序，电力市场，天然气市场出清，主要研究了多方博弈行为及其对市场出清和能源价格的影响。电力市场出清。价格私拍之前问清楚 可以运行看结果，售出不退不换ID:1650652369325271 ......
市场 天然气 天然 能源 行为

MATLAB 基于 GUI窗函数法设计FIR数字滤波器 语音信号处理等多

MATLAB 基于 GUI窗函数法设计FIR数字滤波器 语音信号处理等多个ID:5145650201954789 ......
信号处理 滤波器 函数 语音 信号

spi从机的Verilog实现2.0

前面已经提过了SPI协议的主从机，并用代码实现了。不过之前的版本是用系统时钟实现的，现在是直接通过SPI的时钟敏感进行边沿采样。参考了下github上一位大神的代码如下： 1 ////////////////////////////////////////////////////////////// ......
Verilog spi 2.0

雷达信号处理中的相参积累及相应的MATLAB仿真

这篇文章由来是前段时间工作中，我们自己的雷达样板由于测角精度不太高，会导致后面的跟踪轨迹偏离范围比较大，领导提出了用相干积累来提高信噪比的方法来提高测角精度，同时也能提高速度和距离的相关指标。当时看到一篇文章里说多普勒维的FFT就是相参积累，但不是太理解，于是查阅了相关资料，来解决这个疑问。里面是各 ......
信号处理 信号 MATLAB

pyqt5-pyqtSignal信号

1、介绍 pyqt项目中，子线程中存在两种需求： 子线程结束时，以信号的形式触发事件，调用方法，与ui组件交互 子线程运行过程中，持续以信号的形式触发事件，调用方法与ui组件交互 可以基于pyqtSignal实现。 (189条消息) 【python编程】使用pyqtsignal实现消息回调的注意事项 ......
pyqt5-pyqtSignal pyqtSignal 信号 pyqt5 pyqt

基于FPGA的信号发生器，使用VHDL或Verilog语言进行开发，可以提供相关的仿真和设计说资料。

基于FPGA的信号发生器，使用VHDL或Verilog语言进行开发，可以提供相关的仿真和设计说资料。ID:3150646782307233 ......
信号发生器 发生器 信号 Verilog 语言

DG储能选址定容模型matlab 程序采用改进粒子群算法，考虑时序

DG储能选址定容模型matlab程序采用改进粒子群算法，考虑时序性得到分布式和储能的选址定容模型，程序运行可靠这段程序是一个改进的粒子群算法，主要用于解决电力系统中的优化问题。下面我将对程序进行详细分析。首先，程序开始时加载了一些数据文件，包括gfjl、fljl、fhjl1、cjgs和fhbl。这些 ......
时序 粒子 算法 模型 程序

基于FPGA的DDS波形发生器的设计 1. Verilog代码编写 2. 可实现正弦波

基于FPGA的DDS波形发生器的设计1. Verilog代码编写2. 可实现正弦波、方波、三角波、锯齿波等四种波形的切换3. 可调频调幅4. 可包含代码、使用说明、仿真教学，FPGA模块连接视频 ID:6199630346385352 ......
正弦 波形 发生器 Verilog 代码

基于扩频信号的水声信道数据传输系统仿真，研究满足了WSSUS假设的瑞利信道模型，采用相干BPSK调制，联合多

基于扩频信号的水声信道数据传输系统仿真，研究满足了WSSUS假设的瑞利信道模型，采用相干BPSK调制，联合多普勒Rake接收机，利用matlab仿真，在该算法在不同信噪比有良好的误码率。下面是部分仿真代码和结果ID:79300625452233996 ......
信道 水声 数据传输 模型 信号

雷达仿真程序，单脉冲雷达交叉眼干扰，单频脉冲信号距离分辨力，多普勒雷达，高频地波雷达GUI，海杂波信号

雷达仿真程序，单脉冲雷达交叉眼干扰，单频脉冲信号距离分辨力，多普勒雷达，高频地波雷达GUI，海杂波信号的回波谱仿真，合成孔径雷达RD算法，雷达海杂波建模仿真与抑制，雷达回波信号消噪的仿真和实现，雷达目标检测，雷达目标检测GUI，雷达一维距离像，脉冲压缩，生命探测雷达信号处理，线性调频（LFM）脉冲压 ......
脉冲 地波 分辨力 信号 程序

FPGA verilog can mcp2515 altera xilinx工程 代码 程序 ...altera、xilin

FPGA verilog can mcp2515 altera xilinx工程 代码 程序...altera、xilinx工程 均提供...标准帧、扩展帧 均提供...提供仿真激励文件testbench资料包清单：1.程序：altera/xilinx工程代码、Verilog/testbench均提 ......
altera verilog 代码 程序 xilinx

fpga can控制器Verilog，节省你的电路板面积 ...altera、xilinx工程 均提

fpga can控制器Verilog，节省你的电路板面积...altera、xilinx工程 均提供...标准帧、扩展帧 均提供...提供仿真激励文件testbench资料包清单：1.程序：altera/xilinx工程代码、Verilog /testbench均提供。代码均在电路板验证，本店有对应 ......
电路板 控制器 电路 面积 Verilog
共1060篇  :20/36页 首页上一页20下一页尾页