526互联

时钟 信号

Linux的信号管理 [补档-2023-07-30]

信号 11-1简介： ​ 信号只是表示某个信号，不可以携带大量信息，信号需要满足特点的条件才会产生。是一种特别的通信手 段。 11-2 信号机制： ​ 假设有两个进程A,B，现在进程A给进程B发送信号，进程B在收到信号之前会执行自己的代码，当收到 信号后，无论执行到了哪里，都要暂停执行然后去处理信号 ......
信号 Linux 2023 07 30

通信系统中ZF,ML,MRC以及MMSE四种信号检测算法误码率matlab对比仿真

1.算法运行效果图预览 2.算法运行软件版本 matlab2022a 3.算法理论概述 通信系统中ZF（Zero Forcing，零迫）、ML（Maximum Likelihood，最大似然）、MRC（Maximum Ratio Combining，最大比合并）和MMSE（Minimum Mean ......
误码率 误码 算法 信号 matlab

[转帖]ntp导致的时钟回拨

https://zhuanlan.zhihu.com/p/587313130 我们的服务器时间校准一般是通过ntp进程去校准的。但由于校准这个动作，会导致时钟跳跃变化的现象。而这种情况里面，往往回拨最能引起我们的困扰,回拨如下所示: 会引起什么问题 准点调度任务的误判 假设有一个任务每天0点时候获取 ......
时钟 ntp

【C++/Qt】QLCDNumber-电子时钟实战

头文件： #ifndef DIGITALCLOCK_H #define DIGITALCLOCK_H #include <QLCDNumber> class digitalClock : public QLCDNumber { Q_OBJECT public: digitalClock(QWidge ......
时钟 QLCDNumber 实战 电子 Qt

archlinux 时间，时钟设置与解析，时区对应的时间不正确

参照 https://wiki.archlinux.org/title/System_time 1.使用命令查看时间 timedatectl 显示类似 Local time: Wed 2024-01-10 14:39:40 GMT Universal time: Wed 2024-01-10 14: ......
时间 时钟 archlinux 时区

RTC实时时钟显示

PCF8563 是飞利浦公司推出的一款工业级内含 I2C 总线接口功能的具有极低功耗的多功能时钟/日历芯片。 PCF8563 的多种报警功能、定时器功能、时钟输出功能以及中断输出功能， 能完成各种复杂的定时服务。 PCF8563 内有 16（00~0F） 个 8 位寄存器：一个可自动增量的地址寄存器 ......
时钟 实时 RTC

STM32CubeMX教程11 RTC 实时时钟 - 入侵检测和时间戳

使用STM32CubeMX软件配置STM32F407开发板RTC实现入侵检测和时间戳功能，具体为周期唤醒回调中使用串口输出当前RTC时间，按键WK_UP存储当前RTC时间到备份寄存器，按键KEY_2从备份寄存器中读取上次存储的时间，按键KEY_1负责产生入侵事件 ......
入侵检测 时钟 实时 时间 教程

前端开发笔记[6]-基于Gradio的力声信号分析界面

摘要 基于Gradio的力声信号分析界面,实现Gradio页面内嵌html代码和svg图像; 备注 仅用作前端开发练习，不保证其中的信号处理方式及数据分析的学术性。 开源地址 [https://gitee.com/qsbye/pear-dsp-gradio] 平台信息 "pyaudio~=0.2.1 ......
前端 信号 界面 笔记 Gradio

独立开发周记 #47：极简时钟日活新纪录

2024，第一周，0101-0107 打算每一篇周记开头都放一个年度进度条，但是没找到太好看的，自己写一个？ 打印了一张年历，过一天划掉一天，感受一下时间的进度。 极简时钟安卓版日活新纪录 因为统计的延迟，这周才知道极简时钟的 Google Play 版本在2023年12月31日这一天也创造了新纪录 ......
周记 时钟 纪录 47

为什么 fft 前需要对信号加窗

为什么要加窗 每次 FFT 变换只能对有限长度的时域数据进行变换。如果截断的时间长度不是周期的整数倍，那么，截取后的信号将会存在泄漏（例如，一个正弦波的 FFT 本该是一个冲击点，截断不准确的话冲击点两侧会有大量泄漏）。 需要使用加权函数，也叫窗函数。加窗主要是为了使时域信号似乎更好地满足 FFT ......
信号 fft

gps北斗时钟同步系统（NTP网络时钟系统）技术组建

gps北斗时钟同步系统（NTP网络时钟系统）技术组建 gps北斗时钟同步系统（NTP网络时钟系统）技术组建 京准电子科技官微——ahjzsz 1.1时钟系统概况 地铁时钟系统是轨道交通系统的重要组成部份之一，其主要作用是为控制中心调度员、车站值班员、各部门工作人员及乘客提供统一的标准时间信息，为地铁 ......
时钟 系统 北斗 技术 网络

STM32CubeMX教程10 RTC 实时时钟 - 周期唤醒、闹钟A/B事件和备份寄存器

使用STM32CubeMX软件配置STM32F407开发板实现RTC周期唤醒、闹钟A/B事件功能，具体为在周期唤醒时利用串口输出当前RTC记录时间，当闹钟A/B事件发生时利用串口输出闹钟A/B事件发生提示 ......
寄存器 闹钟 时钟 备份 实时

液晶时钟的简单实现

添加 plus 控件，并改名字为 plusClock 加入下面的代码 import win.ui.lcdClock; var lcdClock = win.ui.lcdClock(winform.plusClock); lcdClock.startClock(); 成功展示 ......
时钟 液晶

17 Verilog语法_时钟分频设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的时钟分频设计，需要掌握时钟的特性，以及如何进行时钟分频设计。 2时钟分频 在FPGA的硬件电路设计中，PC ......
时钟 语法 Verilog 17

15 Verilog语法_跨时钟域设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法的跨时钟域设计，需要掌握跨时钟域时快慢时钟之间信号是如何同步的。 2跨时钟域慢速到快速时钟 由慢时钟到快 ......
时钟 语法 Verilog 15

一文搞懂什么是阻塞IO、信号驱动IO、Reactor模型、零拷贝

公众号《鲁大猿》，寻精品资料，帮你构建Java全栈知识体系 www.jiagoujishu.cn 基础IO 如何从数据传输方式理解IO流？ 从数据传输方式或者说是运输方式角度看，可以将 IO 类分为: 字节流, 字节流读取单个字节，字符流读取单个字符(一个字符根据编码的不同，对应的字节也不同，如 U ......
拷贝 模型 信号 Reactor

【信号与系统】画图题

![image](https://img2024.cnblogs.com/blog/2571021/202401/2571021-20240106151009241-660569002.jpg) > - -- - - - - -- ![image](https://img2024.cnblogs.c... ......
信号 系统

【信号与系统】卷积信号计算

![image](https://img2024.cnblogs.com/blog/2571021/202401/2571021-20240106133347387-445246079.jpg) ![image](https://img2024.cnblogs.com/blog/2571021/20... ......
卷积 信号 系统

【信号与系统】线性时不变连续系统基础计算题

还有些题没整理完，整理后依旧扫描上传到此文档 线性时不变连续系统基础计算题 ......
系统 线性 信号 基础

sds ip都有哪些信号

1.模拟信号直连bump，不需要做数字逻辑，包括差分或单端时钟，差分数据收发信号，模拟测试，电源输入。校准电阻。 2.并口数据信号，并口时钟。和pcs对接。有的型号并口时钟有多个频率，需要外部进行mux选择后再拉回到ip内部。 3.状态与控制信号，比如los， lock，ok信号，配置管脚。 4.总 ......
信号 sds

TMS320F28002x——时钟树详解

时钟源 芯片中涉及到的所有时钟都通过四个时钟源之一来提供。芯片的时钟树如下图所示： 主要内部晶振1（INTOSC2） 上电的时候，由10MHz内部晶振（INTOSC2）进行锁频。INTOSC2是主要的内部晶振源，是系统在复位时默认的系统时钟。一般用在boot ROM和应用的系统时钟源。 需要注意：I ......
时钟 28002x F28002 28002 320F

pyside6 子窗口给主窗口传参（信号）

思路 和主窗口给子窗口传参数不同的点就是需要把，主窗口传入子窗口 代码 from PySide6.QtWidgets import QApplication, QWidget, QVBoxLayout, QLabel, QPushButton, QLineEdit from PySide6.QtCo ......
信号 pyside6 pyside

pyside6 主窗口给子窗口发送信号

通过信号发送 from PySide6.QtWidgets import QApplication, QWidget, QVBoxLayout, QLabel, QPushButton, QLineEdit from PySide6.QtCore import Signal, Slot class ......
信号 pyside6 pyside

TensorFlow 实现信号与系统中的严格卷积操作(类似np.convolve)

在TensorFlow中，可以使用tf.nn.conv1d函数来进行一维的卷积操作，这个函数通常是用于卷积神经网络的，但也可以实现信号与系统里的卷积，此处关于信号与系统的卷积，可以参照【官方双语】那么……什么是卷积？_哔哩哔哩_bilibili Numpy代码及结果 #得到结果：[ 4 13 28 ......
卷积 TensorFlow convolve 信号 系统

标准库时钟树

标准库时钟树.md STM32的系统时钟大致可以分为以下流程 1.外部晶振提供HSE高速外部时钟信号 2.HSE经过PLL锁相环，倍频后得到PLL_CLK高速内部时钟信号 3.PLL_CLK经过分频后得到系统时钟SYSCLK 4.SYSCLK经过分频后得到APB1和APB2的时钟信号 如下图所示： ......
时钟 标准

01利用IBERT进行GTP信号眼图测试

软件版本：VIVADO2021.1 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！ 1 概述 随着数字通信技术的进一步发展，各类数据的传输方 ......
眼图 信号 IBERT GTP

37 基于FPGA的LVDS信号环路测试

软件版本：VIVADO2021.1 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！ 1 概述 LVDS（Low Voltage Differ ......
环路 信号 FPGA LVDS 37

22 读写I2C接口的RTC时钟芯片

软件版本：VIVADO2021.1 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！ 1 概述 本节课继续利用I2C总线控制器实现对RTC时钟 ......
时钟 芯片 接口 I2C RTC

工程监测振弦采集仪的信号处理与分析方法研究

工程监测振弦采集仪的信号处理与分析方法研究 工程监测中振弦采集仪的信号处理与分析方法的研究主要涉及以下几个方面： 1. 信号预处理：振弦采集仪采集到的信号通常会包含噪声，而且可能存在非线性失真等问题。因此，需要对采集到的信号进行预处理，例如去除噪声、校正非线性等。 2. 信号特征提取：在振弦采集仪的 ......
方法研究 信号处理 信号 方法 工程

FPGA处理编码信号进行毛刺滤波

目录一、前言二、滤波算法三、代码设计 一、前言 在利用处理编码信号时，一般在较为理想的环境下可以很方便进行计算，判断等。但是由于有时候受到电磁干扰等环境因素，会导致编码信号产生毛刺等，这时候如果不对编码信号进行预处理而是直接进行边缘判断等操作则极容易导致错误，所以需要提前对编码信号进行滤波。 二、滤 ......
毛刺 信号 编码 FPGA
共648篇  :1/22页 首页上一页1下一页尾页