526互联

浮点verilog

Python基础 day7 数据类型（集合、字典、浮点型float）

day7 数据类型（集合、字典、浮点型float） 课程概要： set集合，一个不允许重复重复 & 可变类型（元素可哈希）。 dict字典，一个容器且元素必须是键值对。 float类型，我们生活中常见的小数。 一 集合 set 1.1 定义 集合是一个 无序 、可变、不允许数据重复的容器。 v1 = ......
浮点 字典 类型 基础 数据

Verilog语法

#1、整数 integer 整数（正数 0 负数）是一种通用的寄存器数据类型，用于对数量进行操作，整数的默认位宽为宿主机的字的位数，与具体实现有关，最小为32位。 reg和integer：reg的寄存器类型变量为无符号数 integer的寄存器类型变量为有符号数 举例： integer counte ......
语法 Verilog

小梅哥课程学习——数码管动态扫描显示的verilog实现(C)

1 //动态数码管扫描，通过这种方式可以节约引脚 2 //可以使用三八译码器来切换数码管位 3 //要求每个数码管每20ms都要点亮一次，20/8=2.5ms 4 //源代码1用的是组合逻辑 5 module hex8( 6 clk, 7 reset_n, 8 disp_data, 9 sel, 1 ......
课程学习 数码管 verilog 课程 动态

数据类型之整型，浮点型，布尔型

整型： 整型就是存放整数的，数据分为2类，有符号和无符号两种类型 。 有符号整型： int, int8, int16, int32, int64 可存正负数 无符号整型： unsigned uint, uint8, uint16, uint32, uint64, byte 只能存正整数 int类型和 ......
浮点 布尔 类型 数据

Verilog实现奇分频电路

在FPGA中，计数器电路用途很广，一般计数器电路都可作为分频电路。实现占空比为50的偶分频电路很好实现。但实现占空比为50的奇分频电路有点难度。下面给出一个简单例子，记录学习奇分频电路的过程。 实现占空比为50的5分频电路，高低电平应都为2.5个时钟周期。即应当在上升沿和下降沿都要采样，这样才会产生 ......
电路 Verilog

小梅哥课程学习——基于verilog系统函数语法的按键抖动模拟与仿真（C)

1 //源代码，因为在返回到空闲状态时没有清零 2 module key_filter( 3 clk, 4 reset_n, 5 key, 6 // key_p_flag, 7 // key_r_flag, 8 key_flag, 9 key_state 10 ); 11 input clk; 12 ......
课程学习 语法 按键 函数 verilog

FPGA Verilog AD7606驱动代码，包含SPI模式读取和并行模式读取两种

FPGA Verilog AD7606驱动代码，包含SPI模式读取和并行模式读取两种，代码注释详细YID:6928665912784264 ......
模式 Verilog 代码 FPGA 7606

FPGA实现和ET1100通信verilog源码。 ethercat从站方案。

FPGA实现和ET1100通信verilog源码。 ethercat从站方案。YYID:34299659977307299 ......
源码 ethercat verilog 方案 FPGA

m使用FPGA实现基于BP神经网络的英文字母识别,开发平台为vivado2019.2,verilog编程,附带matlab辅助验证

1.算法描述 神经网络主要由处理单元、网络拓扑结构、训练规则组成。处理单元是神经网络的基本操作单元，用以模拟人脑神经元的功能。一个处理单元有多个输入、输出，输入端模拟脑神经的树突功能，起信息传递作用；输出端模拟脑神经的轴突功能，将处理后的信息传给下一个处理单元，如图1.1所示。 基本的神经处理单元其 ......
神经网络 开发平台 字母 神经 verilog

基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench

1.算法描述 与很多的通信技术类似，扩频技术最初也应用于保密通信和制导系统等军事技术。除了在军事通信中的应用，扩频技术在无线通信领域也有发展。目前扩频通信技术已经在测距、卫星通信、GPS导航定位、移动通信、电子对抗、跟踪、遥控和蓝牙技术等方面广泛应用。扩频通信技术具有很多独特的优点：具有抗干扰能力强 ......
译码 序列 testbench 模块 verilog

delphi 浮点计算的处理,与保留指定位数的小数

在Delphi中处理浮点计算，可以使用内置的浮点型数据类型，如Single、Double、Extended等。这些数据类型都支持基本的数学运算操作，如加、减、乘、除等。 为了保留指定位数的小数，可以使用格式化字符串的方法。例如，使用Format函数将浮点数格式化为指定位数的字符串，然后再将字符串转换 ......
浮点 小数 位数 delphi

Verilog $monitor的用法

函数作用 monitor用于追踪变量的变化情况，在使用monitor时，当需要打印出的输出发生改变，则会自动打印出当前时刻的值。 基本用法 如下verilog代码例子可以实现monitor功能。 module test; reg a; reg b; initial begin $monitor($t ......
Verilog monitor

Xmake v2.7.6 发布，新增 Verilog 和 C++ Modules 分发支持

Xmake 是一个基于 Lua 的轻量级跨平台构建工具。 它非常的轻量，没有任何依赖，因为它内置了 Lua 运行时。 它使用 xmake.lua 维护项目构建，相比 makefile/CMakeLists.txt，配置语法更加简洁直观，对新手非常友好，短时间内就能快速入门，能够让用户把更多的精力集中 ......
Verilog Modules Xmake 7.6 v2
共223篇  :8/8页 首页上一页8下一页尾页