526互联

modelsim vivado

Verilog实现FIR低通滤波器,vivado平台开发,包含testbench

1.算法仿真效果 vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响 ......
滤波器 testbench Verilog vivado 平台

【Tcl脚本】Vivado清理工程，并避免误删必要的文件

一、Vivado工程文件结构 vivado工程文件目录，如下所示： 说明： project_name.cache：Vivado 软件的运行缓存 project_name.hw：所有波形文件 project_name.ip_user_files：用户关于 IP 的文件 project_name.run ......
脚本 文件 Vivado 工程 Tcl

vivado ILA更改设置

#更改检测端口 双击ila_0，可以修改检测端口数与位数。 #更改检测模块 直接代码中修改，子模块也可以调用设置的ila ip #硬件检测界面添加信号 更改检测端口后，编译过后界面并不会自动添加检测信号，可以手动添加。 ......
vivado ILA

VIVADO 进阶

原则 合适的代码风格 精准的时序约束 管理高扇出网络 层次化设计结构 处理跨时钟域设计 少而精的物理约束 选择实现策略 共享控制信号 读懂日志报告 TCL作用 代码风格 高扇出网络 高扇出网络几乎是限制 FPGA 设计实现更高性能的第一大障碍，所以我们需要很严肃地对待设计中的高扇出网络 。 repo ......
VIVADO

vivado 仿真查看内部信号

vivado仿真时默认只查看testbench里的端口。 如果想查看testbench调用模块的内部信号的仿真结果，可以如下图所示查看： 点击调用的module，右击想查看的信号->add to wave window ......
信号 vivado

vivado 使用vscode

替换vivado默认编辑器 Tools->Settings->Test Editor 选择编辑器为Custom Editor,输入 Code.exe的绝对路径 -g [file name]:[line number] ......
vivado vscode

Quartus Prime-can't launch the ModelSim software 的解决办法

19.1 版本的Quartus Prime Lite版本，安装了免费版的modelsim， 已经设置了modelsim 的 路径： 但是还是提示： 打开Setting这里 设置选中Modelsim-Altera 就可以了： ......
Prime-can ModelSim software Quartus 办法

FPGA终于可以愉快地写代码了！Vivado和Visual Studio Code黄金搭档

如果你是一位FPGA开发者，那么你一定会对VIvado这款软件非常熟悉。但是，对于vivado兼容的第三方编辑器软件，你知道Visual Studio Code吗？这是个非常不错的选择，Visual Studio Code搭配众多插件，能让你FPGA开发如虎添翼，效率飞升！别犹豫了，赶紧来看看本文，... ......
搭档 代码 黄金 Vivado Visual

【FPGA】vivado使用时的问题汇总

今天在使用vivado的时候，出现了之前的错误，但是我忘记了解决方案，只能再去网上找方法。所以我建了个这个问题汇总博客，以后再碰到问题可以先来这里翻一翻。 1、MIG IP核在重新打开工程的时候会丢失一些文件，导致无法仿真，需要重新生成一遍IP核才能够正常使用。 同样的，在Open IP Examp ......
vivado 问题 FPGA

vivado ILA ip核使用

#新建ip核心 #ip核设置 #调用ip核 根据模板在.v文件中调用ILA ip核 ......
vivado ILA

vivado分配引脚

#方法一 手动分配引脚 点击open elaborated design，在右下角会有I/O ports栏。 在package pin列分配引脚即可，在I/O std列修改电压分配。 在这个界面ctrl s会显示选项，可以保存为xdc文件。 xdc文件格式如下： set_property PACKA ......
vivado

Nucleistudio+Vivado协同仿真教程

创建Vivado工程 1.创建工程： 在Vivado中创建工程，命名随意，路径随意； 2.配置工程： 这里可以选择是否添加源文件等，我们先不添加； 3.选择FPGA核心： 选择MCU200T对应的FPGA核心xc7a200tfbg484-2 等待创建中~ 4.添加源文件： 创建工程完成后，单击"+" ......
Nucleistudio 教程 Vivado

Vivado BRAM Byte Write Enable

1，Byte Write Enable 怎么用 2，vivado bram 中的 width 与 depth 设置注意事项 3，Vivado使用心得（四）IP核BRAM的实用功能 ......
Vivado Enable Write BRAM Byte

【ZYNQ】Vivado HLS端口约束小记

【问】为什么m_axi要设置depth参数? 【ChatGPT答】m_axi是一种用于FPGA设计中的总线协议，用于实现高速数据传输。在使用m_axi时，需要设置depth参数来定义队列的深度，以确保传输的可靠性和性能。 队列是一种在数据传输过程中存储数据的结构。当发送数据的速度大于接收数据的速度时 ......
小记 端口 Vivado ZYNQ HLS

【FIFO】vivado FIFO IP核的一点使用心得

简单记一下今天在使用FIFO的过程中的一些注意事项。 【时钟模块】 使用时钟模块用于生成FIFO模块的读写时钟，在复位之后时钟模块不能立刻输出时钟，需要等待一段时间（我仿真的时候就想着怎么没数据出来捏） 具体标志为 locked信号拉高 【FIFO模块】 同样的FIFO模块在复位之后也不能立刻工作， ......
FIFO 心得 vivado

基于FPGA的AES加密解密vivado仿真,verilog开发,包含testbench

1.算法描述 AES, 高级加密标准, 是采用区块加密的一种标准, 又称Rijndael加密法. 严格上来讲, AES和Rijndael又不是完全一样, AES的区块长度固定为128比特, 秘钥长度可以是128, 192或者256. Rijndael加密法可以支持更大范围的区块和密钥长度, Rijn ......
加密解密 testbench verilog vivado FPGA

SystemVerilog 断言 (SVA) 与 Xilinx Vivado 2020

SystemVerilog 断言 (SVA) 与 Xilinx Vivado 2020.1 来自前 Amazon 招聘经理的系统设计面试内幕贴士——外加 6 次模拟面试练习！ 课程英文名：SystemVerilog Assertions (SVA) with Xilinx Vivado 2020.1 ......
SystemVerilog Xilinx Vivado 2020 SVA

m使用FPGA实现基于BP神经网络的英文字母识别,开发平台为vivado2019.2,verilog编程,附带matlab辅助验证

1.算法描述 神经网络主要由处理单元、网络拓扑结构、训练规则组成。处理单元是神经网络的基本操作单元，用以模拟人脑神经元的功能。一个处理单元有多个输入、输出，输入端模拟脑神经的树突功能，起信息传递作用；输出端模拟脑神经的轴突功能，将处理后的信息传给下一个处理单元，如图1.1所示。 基本的神经处理单元其 ......
神经网络 开发平台 字母 神经 verilog

Modelsim SE 下载安装、注册详细教程

声明：原博客为https://blog.csdn.net/ssj925319/article/details/115353790 此文仅为记录安装过程，方便日后查看 一、Modelsim SE 下载及安装 百度网盘下载链接：https://pan.baidu.com/s/1a9d-bq9RZmWrR ......
Modelsim 教程 SE

简洁明了的Vivado下载与安装

1. 注册 首先进入中文官网：Xilinx -灵活应变.Intelligent | 同超越，共成就_ 点击上图中的我的资料进入如下注册界面，进行注册即可 2. 选择版本 点击首页的下载与支持 选择Vivado ML开发者工具，进入下载界面 在下载界面中，先选择版本，这里我下载的最新版本，也可以选择老 ......
明了 Vivado
共80篇  :3/3页 首页上一页3下一页尾页