526互联

verilog review

FPGA实现和ET1100通信verilog源码。 ethercat从站方案。

FPGA实现和ET1100通信verilog源码。 ethercat从站方案。YYID:34299659977307299 ......
源码 ethercat verilog 方案 FPGA

m使用FPGA实现基于BP神经网络的英文字母识别,开发平台为vivado2019.2,verilog编程,附带matlab辅助验证

1.算法描述 神经网络主要由处理单元、网络拓扑结构、训练规则组成。处理单元是神经网络的基本操作单元，用以模拟人脑神经元的功能。一个处理单元有多个输入、输出，输入端模拟脑神经的树突功能，起信息传递作用；输出端模拟脑神经的轴突功能，将处理后的信息传给下一个处理单元，如图1.1所示。 基本的神经处理单元其 ......
神经网络 开发平台 字母 神经 verilog

基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench

1.算法描述 与很多的通信技术类似，扩频技术最初也应用于保密通信和制导系统等军事技术。除了在军事通信中的应用，扩频技术在无线通信领域也有发展。目前扩频通信技术已经在测距、卫星通信、GPS导航定位、移动通信、电子对抗、跟踪、遥控和蓝牙技术等方面广泛应用。扩频通信技术具有很多独特的优点：具有抗干扰能力强 ......
译码 序列 testbench 模块 verilog

几种高效的方法来进行数据仓库的code review

制定标准和规范： 在开发数据仓库的过程中，制定统一的代码规范和标准，确保所有开发人员都能按照这些规范和标准进行代码开发。这些标准和规范可以包括SQL语法、代码注释、命名规则、代码结构等。 审查指南： 在进行code review时，可以提供一份指南来帮助审查人员进行审查。这份指南可以列出常见的错误类 ......
仓库 方法 数据 review code

Verilog $monitor的用法

函数作用 monitor用于追踪变量的变化情况，在使用monitor时，当需要打印出的输出发生改变，则会自动打印出当前时刻的值。 基本用法 如下verilog代码例子可以实现monitor功能。 module test; reg a; reg b; initial begin $monitor($t ......
Verilog monitor

Xmake v2.7.6 发布，新增 Verilog 和 C++ Modules 分发支持

Xmake 是一个基于 Lua 的轻量级跨平台构建工具。 它非常的轻量，没有任何依赖，因为它内置了 Lua 运行时。 它使用 xmake.lua 维护项目构建，相比 makefile/CMakeLists.txt，配置语法更加简洁直观，对新手非常友好，短时间内就能快速入门，能够让用户把更多的精力集中 ......
Verilog Modules Xmake 7.6 v2
共216篇  :8/8页 首页上一页8下一页尾页