Cadence
Cadence 17.4 Allegro 创建异形焊盘Shape
Cadence 17.4 Allegro 创建异形焊盘Shape 整理者：ZHOU 邮箱：zjvskn@gmail.com 除了常规焊盘以外的焊盘非规则焊盘需要通过Cadence Allegro PCB来画 一 新建图形 Allegro->File->New 选择类型为Shape Symbol 设置 ......
EDA365 Skill找不到Cadence安装路径的原因与解决办法
软件版本 Cadence 17.4 参考来源:https://blog.csdn.net/weixin_42837669/article/details/119832994 EDA365 Skill 安装，无法检测到Cadence安装路径，请确认Cadence软件是否已经安装. 以下未尝试 ......
Cadence 手动安装常见问题
安装软件：Cadence IC617 安装环境：CentOS7 问题一 安装成功，但是配置失败 configure status failed 解决： sudo yum install xterm -y 问题二 使用破解补丁时报错 ./sfk: /lib/ld-linux.so.2: bad ELF ......
Cadence SPB 22.1 -- 原理图打印输出09Day
原理图打印 在使用 OrCAD 设计完原理图后，可以把原理图以 PDF 的形式输出图纸，发给其他人阅读，从而尽量降低被直接篡改的风险。在输出PDF时可以选择全部或者部分。 1、打开原理图，进行输出参数的设置，执行菜单命令“Options” →“Preferences”，如图 5-183 所示， 进行 ......
Cadence SPB 22.1 -- BOM表08Day
BOM表 在运用OrCAD 软件完成原理图的设计以后，需要通过 OrCAD 软件进行物料清单的输出，并对 BOM 清单进行整理归档。 1、打开原理图，选择原理图的根目标（.DSN）,执行菜单命令“Tools”→“Bill of Materials”，进行 BOM 清单的输出。 2、弹出 BOM 清单 ......
Cadence SPB 22.1 -- 原理图编译及检查07Day
一、原理图编译的规则设置 1、online DRC ①、 on：开启在线DRC ②、off ：关闭在线DRC 2、DRC Action ①、Run On Design: DRC检查整个原理图 ②、Run On Selection: DRC检查选择的部分电路 ③、Delete DRC Markers: ......
Cadence SPB 22.1 -- 层次原理图设计06Day
1、自上而下：先设计好母图，再用母图的方块图来设计子图 ①、创建分级模块（Hierarchical Block），在原理图设计的页面，执行菜单命令“Place”→ “Hierarchical Block”。 ②、在弹出的对话框中，输入分级模块的名称，选择合适的参数，单击 “OK”按钮。 ③、在原理图 ......
Cadence OrCAD 功能操作教程
1. 导出 BOM 表 操作顺序： 选中当前要导出BOM表的原理图 -> Tool -> Bill of Materials -> 设置 Header 和 Combined -> 勾选 Open in Excel 导出 BOM 表 Line Item Definition 设置 Header： It ......
Cadence SPB 22.1 -- 原理图的全局编辑05Day
1、元器件的重新编号 ①、运用自动编号功能，先执行清除所有标号，执行菜单命令“Tools”→”Annotate”，弹出的“Annotate”对话框“Action”一栏中选择“Reset part references to “?””选项，如下图，单击“确定”按钮，复位所有器件位号。 ②、执行复位操作 ......
Cadence IC617 开发环境搭建
本文主要介绍虚拟机安装方式,内容主要讲述虚拟机的使用，文末会补充手动安装的注意事项。 如果你熟悉Linux的使用，可以试试手动安装。如果不熟悉，建议使用现成的虚拟机。 资料和资源方面，推荐eetop和Google，eetop需要10快钱注册，花钱注册就好了，以后经常用得上。 注意！注意！下载和访问可 ......
Cadence SPB 22.1 -- 原理图的非电气对象放置04Day
非电气对象主要包含辅助线、文字注释。 1、放置辅助线（功能区域划分） ①、执行菜单命令“Place”→“Line”（快捷键“Shift+L”），激活放置状态； ②、在一个合适的位置单击鼠标左键，确认起始点，找到下一个位置单击鼠标左键，确认结束点； ③、双击放置后的线段进行属性编辑（Line 类型、L ......
Cadence SPB 22.1 -- 原理图的电器元件放置03Day
1、新增原理图：“SCHEMATIC”-->“New Page” 2、元器件放置 ①、添加原理图库 ②、放置元器件 选择对应元件库，再选择需要放置的元件，双击该元件后，在到原理图界面放置即可，按ESC退出放置。 ③、旋转放置的元件 选择该元件，单击键盘快捷键“R”即可完成元件旋转，或者点击鼠标右键， ......
Cadence SPB 21 -- 元件库的创建02Day
一、原理图元件库工程 （1）、新建工程：执行菜单命令“File”→“New”→“Project”，输入工程名字、存储位置等基本信息保存即可； （2）、创建原理图：在工程的SCHEMATC1文件路径下通过“NEW Page”创建新的原理图Page页。 （3）、新建原理图库：执行菜单命令“File”→“ ......
Cadence Sigrity使用
Cadence仿真利器,Cadence SI / PI Analysis – Sigrity安装及破解指南 Sigrity提供了丰富的千兆比特信号与电源网络分析技术，包括面向系统、印刷电路板(PCB)和IC封装设计的独特的考虑电源影响的信号完整性分析功能。 Sigrity分析技术与Cadence A ......
Cadence Sigrity 仿真入门（一）
Sigrity各模块功能介绍： PowerDC: ①可以用来进行PCB板级（单板和多板）的直流压降和通流问题，主要研究从VRM(电压管理模块，在Sigrity里就是源端）到SINK（负载端）的直流压降、以及过孔与平面电流密度、功耗密度等问题，并且以2D和3D的形式直观呈现出来。 ②由于PCB流过电流 ......
Cadence CIS 元件数据库的配置方法
步骤1：配置mdb文件（数据源文件） 配置mdb文件前，需要把数据用access工具导入excel数据，按照如下例子生成一个mdb文件，然后保存在一个位置。 在电脑上找到“ODBC Data Sources (32-bit)”，可能里面还有个“ODBC Data Sources (64-bit)”， ......
Cadence设计流程
目录： 一、ORCAD部分 二、ALLEGRO部分 ORCAD 1.1 打开软件 软件目录下-> ORCAD CAPTURE CIS 弹出选择框后选择 ORCAD CAPTURE CIS 1.2 新建工程 File -> New -> Project 1.3 添加原理图页面 右键点击schemati ......
利用Cadence Allegro强大的功能节省您调丝印的时间
调丝印、拉等长、撩妹是老wu的工作日常，? 现在，随着Cadence Allegro 新版本的发布，其加入了强大的丝印辅助功能，让你不用再苦逼的浪费时间去调丝印，能省下更多的时间来撩妹… 好吧，也许你会问，为啥要调丝印呢？丝印是什么鬼？ PCB板丝印层即文字层，它的作用是为了方便电路的安装和维修等， ......
Cadence应用笔记：批量修改原理图元器件属性
OrCad批量修改元器件属性方法 软件内修改 过滤选择Part、随后Ctrl + A全选，再右键选择修改 导出/导入Excel修改 点中.DSN文件，随后在工具栏Tool中选择导出 ......
CADENCE ORCAD CAPTURE导出原理图PDF
国内的坑 国内互联网，大家都懂得。我用的bing，搜索结果也是千篇一律，内容一样也就算了，关键还不能解决问题。 问题 在使用使用cadence绘制好原理图之后，需要导出PDF进行评审。我就是卡在了导出PDF这里。在很多软件中，都有导出/Export，或者打印/print选项。cadence两者都有， ......
Cadence 两级放大电路，包括版图，已通过lvs ,drc检查 Cadence两级放大电
Cadence 两级放大电路，包括版图，已通过lvs ,drc检查Cadence两级放大电路已经完成版图设计，并且已经通过了LVS（Layout vs. Schematic）和DRC（Design Rule Check）的检查。在这段话中涉及到的知识点和领域范围是电路设计和集成电路设计工具。电路设计 ......
12bit sar adc电路，可直接仿真，逻辑模块也是实际电路，可利用cadence或者matlab进行频谱分析
12bit sar adc电路，可直接仿真，逻辑模块也是实际电路，可利用cadence或者matlab进行频谱分析延申科普：ADC（Analog-to-Digital Converter）是一种电子设备，用于将连续的模拟信号转换为离散的数字信号。SAR（Successive Approximatio ......
Cadence Allegro如何设置撤销步数？
Cadence Allegro如何设置撤销步数？1、打开Setup—User preferences，如下图所示： 2、 点击打开Ui文件夹中的Undo的子文件夹，在max_undo_memory文本框修改undo次数，如下图所示： ......
从零开始制作示波器--原理图设计之CIS库制作-0-CIS库建立-FPGA元件库建立(xcku5p)（cadence-orcad16.6）
设计中拟采用FPGA+zynq的方案，其中FPGA选型为：XCKU5P-FFVB676AAZ，这是一款676引脚的kintex-U+系列FPGA，此部分介绍其原理图库设计。 1、建元件 先建立一个元件，里面小元件个数随意写个值（后期可更改），其中“package Type”，“Part Number ......
Cadence应用笔记：添加禁止覆铜区
说明 做覆铜时候有些地方是想要添加禁止覆铜怎么做，选择如下设置添加shape keep out 画出一个矩形框后，动态覆铜会自动避让开来 ......
Cadence应用笔记：调整栅格
说明 栅格是在设计中非常常用的工具，修改栅格大小和显示可以通过如下操作： 空白处右键选择设置Grid 设置层叠各层的栅格大小或者全局大小 通过该按键可以隐藏或者显示栅格 ......