526互联

VIVADO

Nucleistudio+Vivado协同仿真教程

创建Vivado工程 1.创建工程： 在Vivado中创建工程，命名随意，路径随意； 2.配置工程： 这里可以选择是否添加源文件等，我们先不添加； 3.选择FPGA核心： 选择MCU200T对应的FPGA核心xc7a200tfbg484-2 等待创建中~ 4.添加源文件： 创建工程完成后，单击"+" ......
Nucleistudio 教程 Vivado

Vivado BRAM Byte Write Enable

1，Byte Write Enable 怎么用 2，vivado bram 中的 width 与 depth 设置注意事项 3，Vivado使用心得（四）IP核BRAM的实用功能 ......
Vivado Enable Write BRAM Byte

【ZYNQ】Vivado HLS端口约束小记

【问】为什么m_axi要设置depth参数? 【ChatGPT答】m_axi是一种用于FPGA设计中的总线协议，用于实现高速数据传输。在使用m_axi时，需要设置depth参数来定义队列的深度，以确保传输的可靠性和性能。 队列是一种在数据传输过程中存储数据的结构。当发送数据的速度大于接收数据的速度时 ......
小记 端口 Vivado ZYNQ HLS

【FIFO】vivado FIFO IP核的一点使用心得

简单记一下今天在使用FIFO的过程中的一些注意事项。 【时钟模块】 使用时钟模块用于生成FIFO模块的读写时钟，在复位之后时钟模块不能立刻输出时钟，需要等待一段时间（我仿真的时候就想着怎么没数据出来捏） 具体标志为 locked信号拉高 【FIFO模块】 同样的FIFO模块在复位之后也不能立刻工作， ......
FIFO 心得 vivado

基于FPGA的AES加密解密vivado仿真,verilog开发,包含testbench

1.算法描述 AES, 高级加密标准, 是采用区块加密的一种标准, 又称Rijndael加密法. 严格上来讲, AES和Rijndael又不是完全一样, AES的区块长度固定为128比特, 秘钥长度可以是128, 192或者256. Rijndael加密法可以支持更大范围的区块和密钥长度, Rijn ......
加密解密 testbench verilog vivado FPGA

SystemVerilog 断言 (SVA) 与 Xilinx Vivado 2020

SystemVerilog 断言 (SVA) 与 Xilinx Vivado 2020.1 来自前 Amazon 招聘经理的系统设计面试内幕贴士——外加 6 次模拟面试练习！ 课程英文名：SystemVerilog Assertions (SVA) with Xilinx Vivado 2020.1 ......
SystemVerilog Xilinx Vivado 2020 SVA

m使用FPGA实现基于BP神经网络的英文字母识别,开发平台为vivado2019.2,verilog编程,附带matlab辅助验证

1.算法描述 神经网络主要由处理单元、网络拓扑结构、训练规则组成。处理单元是神经网络的基本操作单元，用以模拟人脑神经元的功能。一个处理单元有多个输入、输出，输入端模拟脑神经的树突功能，起信息传递作用；输出端模拟脑神经的轴突功能，将处理后的信息传给下一个处理单元，如图1.1所示。 基本的神经处理单元其 ......
神经网络 开发平台 字母 神经 verilog

简洁明了的Vivado下载与安装

1. 注册 首先进入中文官网：Xilinx -灵活应变.Intelligent | 同超越，共成就_ 点击上图中的我的资料进入如下注册界面，进行注册即可 2. 选择版本 点击首页的下载与支持 选择Vivado ML开发者工具，进入下载界面 在下载界面中，先选择版本，这里我下载的最新版本，也可以选择老 ......
明了 Vivado
共68篇  :3/3页 首页上一页3下一页尾页