526互联

原语xilinx fpga

基于FPGA的图像sobel边缘提取算法实现,包含testbench和matlab验证程序

1.算法仿真效果 matlab2022a/vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 点和线是做图像分析时两个最重要的特征，而线条往往反映了物体的轮廓，对图像中边缘线的检测是图像分割与特征提取的基础。边缘检测是图像处理和计算机视觉中的基本问题，边缘检测的目的是标识数字图像中亮度 ......
算法 testbench 图像 边缘 程序

基于FPGA的FFT变换和反变换实现,使用IP核设计,包含testbench

1.算法仿真效果 VIVADO2019.2仿真结果如下： 输入信号实部和虚部 FFT变换实部和虚部 IFFT变换实部和虚部恢复原始输入数据 2.算法涉及理论知识概要 快速傅里叶变换 (fast Fourier transform), 即利用计算机计算离散傅里叶变换（DFT)的高效、快速计算方法的统称 ......
testbench FPGA FFT

FPGA加速技术详解：从原理到应用

[toc] 1. FPGA加速技术详解：从原理到应用 背景介绍： 随着计算机性能的不断提高和运算能力的增强，GPU、CPU等高性能计算硬件已经可以满足大部分计算任务的需求。然而，对于大规模、复杂的实时数据处理和高性能计算任务，传统的GPU和CPU等高性能计算硬件仍然存在一些限制。这时候，FPGA(F ......
原理 技术 FPGA

FPGA加速技术：如何提高系统的性能和安全性

[toc] 《60. FPGA加速技术：如何提高系统的性能和安全性》是一篇针对FPGA加速技术的专业技术博客文章，旨在深入讲解FPGA加速技术的原理、实现步骤、应用示例以及优化和改进措施。在这篇文章中，我们将介绍FPGA加速技术对系统性能、可扩展性和安全性的影响，并提供一些实用的建议，以便开发人员能 ......
安全性 性能 系统 技术 FPGA

FPGA加速技术：在数据中心和云计算中的应用

[toc] 55. FPGA加速技术：在数据中心和云计算中的应用 在大数据和云计算时代，数据中心和云计算平台的重要性越来越凸显。为了满足这些数据量和云计算请求，数据中心和云计算平台需要高效的计算和存储能力。FPGA(可编程逻辑门阵列)作为一种新型的计算和存储方式，被广泛应用于数据中心和云计算中。本文 ......
数据中心 数据 技术 FPGA

FPGA加速技术：如何提高系统的可编程性和灵活性

[toc] 《23. FPGA加速技术：如何提高系统的可编程性和灵活性》 一、引言 随着人工智能、物联网等新技术的快速发展，对计算资源和处理能力的需求不断增加。为了加速计算流程和提高系统的性能，FPGA(Field-Programmable Gate Array)被广泛应用。但是，FPGA虽然具有很 ......
可编 灵活性 系统 技术 FPGA

ZYNQ（FPGA）与DSP之间GPIO通信实现

本文主要介绍说明XQ6657Z35-EVM 高速数据处理评估板ZYNQ(FPGA)与DSP之间GPIO通信的功能、使用步骤以及各个例程的运行效果。 1.1 ZYNQ(FPGA)与DSP之间GPIO通信 1.1.1 例程位置 ZYNQ例程保存在资料盘中的Demo\ZYNQ\PL\FPGA_DSP_GP ......
之间 ZYNQ FPGA GPIO DSP

FPGA加速技术：在数据中心和云计算中的应用

[toc] 55. FPGA加速技术：在数据中心和云计算中的应用 在大数据和云计算时代，数据中心和云计算平台的重要性越来越凸显。为了满足这些数据量和云计算请求，数据中心和云计算平台需要高效的计算和存储能力。FPGA(可编程逻辑门阵列)作为一种新型的计算和存储方式，被广泛应用于数据中心和云计算中。本文 ......
数据中心 数据 技术 FPGA

FPGA加速技术详解：从原理到应用

[toc] 1. FPGA加速技术详解：从原理到应用 背景介绍： 随着计算机性能的不断提高和运算能力的增强，GPU、CPU等高性能计算硬件已经可以满足大部分计算任务的需求。然而，对于大规模、复杂的实时数据处理和高性能计算任务，传统的GPU和CPU等高性能计算硬件仍然存在一些限制。这时候，FPGA(F ......
原理 技术 FPGA

FPGA加速技术：如何提高系统的性能和安全性

[toc] 《60. FPGA加速技术：如何提高系统的性能和安全性》是一篇针对FPGA加速技术的专业技术博客文章，旨在深入讲解FPGA加速技术的原理、实现步骤、应用示例以及优化和改进措施。在这篇文章中，我们将介绍FPGA加速技术对系统性能、可扩展性和安全性的影响，并提供一些实用的建议，以便开发人员能 ......
安全性 性能 系统 技术 FPGA

FPGA加速技术：如何提高系统的可编程性和灵活性

[toc] 《23. FPGA加速技术：如何提高系统的可编程性和灵活性》 一、引言 随着人工智能、物联网等新技术的快速发展，对计算资源和处理能力的需求不断增加。为了加速计算流程和提高系统的性能，FPGA(Field-Programmable Gate Array)被广泛应用。但是，FPGA虽然具有很 ......
可编 灵活性 系统 技术 FPGA

FPGA加速技术：如何提高系统的性能和安全性

[toc] 《60. FPGA加速技术：如何提高系统的性能和安全性》是一篇针对FPGA加速技术的专业技术博客文章，旨在深入讲解FPGA加速技术的原理、实现步骤、应用示例以及优化和改进措施。在这篇文章中，我们将介绍FPGA加速技术对系统性能、可扩展性和安全性的影响，并提供一些实用的建议，以便开发人员能 ......
安全性 性能 系统 技术 FPGA

m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
冗余 testbench verilog 系统 FPGA

m基于FPGA的AGC自适应增益控制系统verilog实现,包含testbench

1.算法仿真效果 Vivado2019.2仿真结果如下： 放大后可以看到： 2.算法涉及理论知识概要 数字AGC（Automatic Gain Control）是一种广泛应用于通信系统中的自动增益控制技术。它可以自动调节接收信号的增益，以使信号的强度保持在适当的范围内，从而保证接收到的信号质量。 数 ......
控制系统 testbench verilog 系统 FPGA

m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench

1.算法仿真效果 其中Vivado2019.2仿真结果如下 2.算法涉及理论知识概要 正交频分复用（Orthogonal Frequency Division Multiplexing, OFDM）是一种多载波调制技术，其基本原理是将高速数据信号分成多个低速子载波，在每个子载波上调制数据，将所有子载 ......
testbench verilog 基础 FPGA OFDM

m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
载波 testbench verilog 系统 FPGA

Xilinx GTH 简介 ，CoaXpress FPGA PHY 部分

## 什么是GTH GTH 是Xilinx UltraScale系列FPGA上高速收发器的一种类型，本质上和其它名称如GTP, GTX等只是器件类型不同、速率有差异；GTH 最低速率在500Mbps，最高在16Gbps ![](https://img2023.cnblogs.com/blog/274 ......
CoaXpress 部分 简介 Xilinx FPGA

m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
testbench verilog 数据 FPGA

m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
载波 testbench verilog 系统 FPGA

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步

1.算法仿真效果 vivado2019.2仿真结果如下： 对比没载波同步和有载波同步的仿真效果，我们可以看到，当不存在载波同步时，数据的包络会有一个缓慢的类正弦变换，这是由于存在频偏导致的。而当加入载波同步之后，数据的包络会存在少量起伏，但数据反转的情况已经没有了， 说明频偏得到了补偿。 2.算法涉 ......
载波 testbench verilog 系统 FPGA

m基于FPGA的8点DCT变换verilog实现,包含testbench,并对比matlab的计算结果

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
testbench verilog 结果 matlab FPGA

高考答题卡怎么被机器识别？基于OpenCV答题卡识别模拟-米尔ARM+FPGA异构开发板

本篇测评由优秀测评者“筑梦者与梦同行”提供。 01. 前言MYD-JX8MMA7SDK发布说明 根据下图文件内容可以知道myir-image-full系统支持的功能，其支持OpenCV，也就不用在格外安装相关驱动包等，省了很多事情。 02. MYD-JX8MMA7软件评估指南 本文介绍了Python ......
答题卡 机器 OpenCV FPGA ARM

m基于FPGA的FOC控制器verilog实现,包括CLARK,PARK,PID及SVPWM,含testbench

1.算法仿真效果 Quartus II 12.1(64-Bit) ModelSim-Altera 6.6d Starter Edition 仿真结果如下： 2.算法涉及理论知识概要 整个系统的结构如下所示： 1、采集到两相电流 2、经过clarke变换后得到两轴正交电流量, 3、经过旋转变换后得到正 ......
控制器 testbench verilog CLARK SVPWM

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
载波 testbench verilog 系统 FPGA

m基于DE2-115开发板的网口UDP数据收发系统FPGA实现

1.算法仿真效果 Quartusii18.0+DE2-115开发板测试结果如下： 一个DE2-115做发射，一个DE2-115做接收 发射0010 发射1001 发射1011 2.算法涉及理论知识概要 UDP 是User Datagram Protocol的简称， 中文名是用户数据报协议，是OSI（ ......
网口 数据 系统 FPGA DE2

通过状态机方法实现基于FPGA的维特比译码器,包含testbench测试文件

1.算法仿真效果 vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条，为8时路径变为128条。 (2<<(N-1))。所以viterbi译码 ......
译码器 译码 testbench 状态 文件

FPGA呼吸灯

呼吸灯时序图如下图所示，cnt_1us=49(即1us)时，cnt_1ms加一；当cnt_1ms=999(即1ms)时，cnt_1s加一；当cnt_1s=999(即1s)时，en翻转；要实现led逐渐由灭到亮，即led每次低电平的时间逐渐有规律的增加。利用PWM改变占空比达到实现呼吸灯。 当满足cn ......
FPGA

FPGA/ASIC中的时钟频率

FPGA中有多少个时钟频率，最大最小一般是哪些，系统时钟频率是否越高越好？系统时钟频率的限制是什么？ ASIC和FPGA时钟有什么差异，它的系统时钟频率是怎么确定的，有何限制？ 在DDIC中，Pixel Clock属于什么类型的时钟，它跟系统时钟有什么关系，它的限制是什么？ 时钟树、时钟优化？时序违 ......
时钟 频率 FPGA ASIC

嵌入式进阶之关于SPI通信的案例分享——基于全志科技T3与Xilinx Spartan-6处理器

本文主要介绍基于全志科技T3与Xilinx Spartan-6的通信案例。 适用开发环境： Windows开发环境：Windows 7 64bit、Windows 10 64bit Linux开发环境：Ubuntu18.04.4 64bit 虚拟机：VMware15.1.0 U-Boot：U-Boo ......
嵌入式 处理器 案例 Spartan Xilinx

m基于FPGA的RGB转ycrcb颜色空间转换算法实现,包含testbench,对比三种转换方法

1.算法仿真效果 vivado2019.2仿真结果如下： 其中1为直接乘法公式计算； 2为移位法计算； 3为分布式计算； 2.算法涉及理论知识概要 人类获得信息的主要方式是视觉,通常情况下颜色有2种描述方式,一种是RGB色度空间表示,一种是 YCbCr色度空间表示。然而,普通的R GB颜色空间对视频 ......
算法 testbench 颜色 方法 ycrcb
共340篇  :9/12页 首页上一页9下一页尾页