lite axi-lite-master axi-lite-slave axi
AXI Channel
AXI Channel axi与ahb不同就是分为不同的channel write address channel - 表明一个transaction基本的属性,包含本次传输的地址\类型\大小(多少字节)\包含几次transfer write data channel - 需要有wdata\字节选通 ......
Vega-Lite使用
用法 链接 新建html文件，复制如下 <!doctype html> <html> <head> <title>Embedding Vega-Lite</title> <script src="https://cdn.jsdelivr.net/npm/vega@5.25.0"></script> ......
AXI-STREAM简介
AXI-STREAM简介 概念 AXI-Stream总线是一种高效、简单的数据传输协议，主要用于高吞吐量的数据流传输场景。相比于传统的AXI总线，AXI-Stream总线更加简单和轻量级，它通过无需地址的方式，将数据从一个模块传输到另一个模块，适用于需要高速数据传输的应用场景。 部分术语 Trans ......
AXI unaligned
写传输： https://community.arm.com/support-forums/f/architectures-and-processors-forum/3518/does-an-axi4-master-have-to-assert-the-correct-wstrb-for-unali ......
AMBA总线（5）—— AXI5新feature
前面博客《AMBA总线（3）—— AXI协议》大致过了一遍 AXI3 和 AXI4 协议，对于 AXI5 部分没有研究。本篇博客记录一下 AXI5 中的新 feature。 未完待续...... ......
10使用axi-fdma读写DDR
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 在前文的实验中我们详细介绍了FDMA的使用方法， ......
09使用fdma读写axi-bram
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 FDMA是米联客基于AXI4总线协议定制的一个DM ......
08 AXI4-FULL-MASTER IP FDMA详解
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 FDMA是米联客的基于AXI4总线协议定制的一个D ......
07 AXI-Lite-Master读写AXI-Lite-Slave
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 基于前面5篇文章中5个实验，我们已经掌握了AXI4 ......
06 AXI4总线axi-stream
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 AXI4-Stream去掉了地址，允许无限制的数据 ......
05 AXI4总线axi-full-master
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 使用XILINX 的软件工具VIVADO以及XIL ......
03 AXI4总线axi-lite-master
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 2.1概述 使用XILINX 的软件工具VIVADO以及X ......
04 AXI4总线axi-full-slave
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 使用XILINX 的软件工具VIVADO以及XIL ......
02 AXI4总线axi-lite-slave
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 使用XILINX 的软件工具VIVADO以及XIL ......
01初识AXI4总线
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 起初SoC片上总线处于发展阶段，不像微机总线那样成 ......
03使用fdma读写axi-bram测试
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 3.1概述 FDMA是米联客基于AXI4总线协议定制的一个 ......
3-1-02AXI4-FULL-uiFDMA IP仿真验证
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 2.1概述 本文试验中对前面编写的FDMA IP进行仿真验 ......
3-1-01 AXI4-FULL-MASTER IP FDMA介绍
件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1.1概述 FDMA是米联客的基于AXI4总线协议定制的一个 ......
HarmonyOS：使用MindSpore Lite引擎进行模型推理
场景介绍 MindSpore Lite是一款AI引擎，它提供了面向不同硬件设备AI模型推理的功能，目前已经在图像分类、目标识别、人脸识别、文字识别等应用中广泛使用。 本文介绍使用MindSpore Lite推理引擎进行模型推理的通用开发流程。 基本概念 在进行开发前，请先了解以下概念。 张量：它与数 ......
cerbos lite webassembly 处理简单说明
上次简单说明了下cerbos lite 对于webassembly policy 集成的说明，通过查看lite client 简单说明下 参考处理 ci/cd 集成处理 这个也比较符合官方hub 的ci/cd 机制，核心是通过git 的repo 管理，集成ci/cd 构建webassembly文件， ......
Gradio-Lite: 完全在浏览器里运行的无服务器 Gradio
Gradio 是一个经常用于创建交互式机器学习应用的 Python 库。在以前按照传统方法，如果想对外分享 Gradio 应用，就需要依赖服务器设备和相关资源，而这对于自己部署的开发人员来说并不友好。 欢迎 Gradio-lite ( @gradio/lite ): 一个通过 Pyodide 在浏览 ......
matplotlib之matplotlib.pyplot.grid(b=None, which='major', axis='both', **kwargs)显示网格
matplotlib 中的 grid 函数用于在图表上添加网格线 grid 函数 matplotlib.pyplot.grid(b=None, which='major', axis='both', **kwargs) b: 布尔值，表示是否显示网格。如果为 True，则显示网格；如果为 False ......
2.python-pandas-axis的理解
参考：python 数据分析-如何理解 pandas 中的 axis？- 知乎](https://zhuanlan.zhihu.com/p/444973350) 1.对Series axis只有一个，默认为axis = 0 2.对DataFrame axis有俩，axis = 1 和 axis = ......
Dapper.Lite 扩展
最近重构并精简了Dapper.Lite，然后把不依赖Dapper的版本LiteSql也重构了一下，和Dapper.Lite保持一致。感觉这两款ORM基本完工，自荐一下。 .NET的ORM虽多，堪用的不多，何为堪用，EF是官方的，质量高，堪用。Dapper用户量大，现在BUG基本改的差不多了，也基本不 ......
springboot集成plumelog-lite日志管理
springboot集成plumelog-lite日志管理 一个超级宝藏的开源日志管理系统：Plumelog: 一个简单易用的java日志系统，解放你的日志查询困难问题，方便快速追踪问题，安装配置简单，性能优秀 演示视频地址：https://v.qq.com/x/page/g3308uxlcnw.h ......
* Codeforces Round 665 (Div. 2) A. Distance and Axis
有一个点 \(A\) 在 \(OX\) 正坐标轴上的 \(x\) 坐标为 \(n\) 。需要找到一个点 \(B\) ，使得 \(||OB| - |AB||= k\) 。 现在给出非负整数 \(n\) \(k\) ，你可以执行任意次以下操作： 每步操作可以使 \(A\) 的坐标加一或减一。 询问最少需 ......
np.expand_dims: AxisError: axis 4 is out of bounds for array of dimension 4
np.expand_dims axis = 0时，[]加在最外面 axis = 1时，给每一行都加[] axis = 2时，给每一个元素都加[] x_train = np.expand_dims(X, axis=4) AxisError Traceback (most recent call las ......
vim插件使用python编写+AXI非对齐传输如何发送+verdi配置搜索顺序+verible和verilator介绍
vim插件使用python编写 虽然vim有自己的一套语法格式，但是学习成本放着呢，语言那么多，啥都学哪学的过来嘛。 不过vim确实是支持python的，但是是python2，而不是python3，因此语法上的一些问题要兼容下。 这个是官方手册，正确而可靠的部分。 https://vimdoc.so ......
ecahrts雷达图tooltip显示axis单轴数据
const dataList = [ { name: '小明', data: [54, 32, 56, 30, 95, 35], color: '#5470c6', unit: '分' }, { name: '小红', data: [84, 63, 23, 59, 78, 95], color: ' ......