526互联

时序 信号 行为verilog

03 Verilog语法_基础语法

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解基础语法，包含语法格式、注释、标识符、关键字、数值种类与表示和字符串。 2语法简介 2.1 格式 Verilog 语言是区分 ......
语法 Verilog 基础 03

02 Verilog语法_基本设计方法

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解Verilog的基本设计方法及设计流程。 2基本设计方法 Verilog的设计方法有两种，一种采用自上而下的设计方法，另一种 ......
语法 Verilog 方法 02

05 Verilog语法_过程结构与赋值

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解过程结构与赋值，需要掌握阻塞和非阻塞赋值的区别。 2过程结构 过程结构语句有两种，initial 与 always 语句。它 ......
语法 过程 Verilog 结构 05

07 Verilog语法_条件与循环语句

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解Verilog语法条件、循环语句，需要掌握if、case、casex、casez、while、for、repeat、fore ......
语句 语法 条件 Verilog 07

04 Verilog语法_数据类型及表达式

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要讲解Verilog的数据类型和表达式。 2数据类型 Verilog中主要有两种数据类型：变量(variable)和线网(net) ......
表达式 语法 Verilog 类型 数据

verilog勘误系列之-->算术运算符运算失败

描述 在verilog代码设计时使用算术运算符与乘法搭配使用出现计算错误 原因 由于数据位宽设置不当导致 错误案例 wire signed [13:0] w01; wire signed [23:0] s01; reg signed [24:0] m01; reg signed [25:0] a1; ......
运算符 算术 verilog gt

一文搞懂什么是阻塞IO、信号驱动IO、Reactor模型、零拷贝

公众号《鲁大猿》，寻精品资料，帮你构建Java全栈知识体系 www.jiagoujishu.cn 基础IO 如何从数据传输方式理解IO流？ 从数据传输方式或者说是运输方式角度看，可以将 IO 类分为: 字节流, 字节流读取单个字节，字符流读取单个字符(一个字符根据编码的不同，对应的字节也不同，如 U ......
拷贝 模型 信号 Reactor

【信号与系统】画图题

![image](https://img2024.cnblogs.com/blog/2571021/202401/2571021-20240106151009241-660569002.jpg) > - -- - - - - -- ![image](https://img2024.cnblogs.c... ......
信号 系统

【信号与系统】卷积信号计算

![image](https://img2024.cnblogs.com/blog/2571021/202401/2571021-20240106133347387-445246079.jpg) ![image](https://img2024.cnblogs.com/blog/2571021/20... ......
卷积 信号 系统

时序优化小技巧

时序优化小技巧 总结来自公众号 数字IC自修室 https://mp.weixin.qq.com/s/9-BBNo2nxS81t_WLn2FWBg 关键路径通常是指同步逻辑电路中，组合逻辑时延最大的路径（这里我认为还需要加上布线的延迟），也就是说关键路径是对设计性能起决定性影响的时序路径。 尽可能的 ......
时序 技巧

Verilog编码规范

Verilog编码规范 ​ 本文为自己研究实践与翻阅资料比如华为规范书等所得，主要关于编码问题以及综合电路映射问题，规范自己写出复用性更好、综合性能更好、便于仿真的代码和电路。 目录Verilog编码规范第一部分 Verilog RTL规范1 、Module2、选择器（if-else、case、?: ......
编码 Verilog

【信号与系统】线性时不变连续系统基础计算题

还有些题没整理完，整理后依旧扫描上传到此文档 线性时不变连续系统基础计算题 ......
系统 线性 信号 基础

Verilog仿真实践

Verilog必须掌握 逻辑仿真工具(VCS)和逻辑综合工具(DC) AndOR module AndOr( output X,Y, input A,B,C ); // A B进行按位与运算 assign #10 X = A & B; // B C按位进行或运算 assign #10 Y = B | ......
Verilog

sds ip都有哪些信号

1.模拟信号直连bump，不需要做数字逻辑，包括差分或单端时钟，差分数据收发信号，模拟测试，电源输入。校准电阻。 2.并口数据信号，并口时钟。和pcs对接。有的型号并口时钟有多个频率，需要外部进行mux选择后再拉回到ip内部。 3.状态与控制信号，比如los， lock，ok信号，配置管脚。 4.总 ......
信号 sds

Dating Java8系列之通过行为参数化传递代码

翎野君/文 引言 作为技术开发人员，我们无法保证我们写出来的代码的可用时间和保质期，也许今天刚上线的一个功能，等到明天就因为需求变动不得不进行更改。 为什么会不断的变化 作为技术人员，我们当然希望需求能循序渐进地平稳过度，但往往事与愿违，对于其原因我简单总结为以下几点。 用户导向，用户和市场是风向标 ......
行为 参数 代码 Dating Java8

数据分享|用户消费行为分析预测模型、重庆市的政策数据分析

原文链接：https://tecdat.cn/?p=34754 原文出处：拓端数据部落公众号 分析师：Xingyu Lan 企业想要发展必须掌握政策的动向。本次研究把握政策的核心要点，利用Python强大的计算生态(pandas,Matplotlib,DataFrame,request_html.B ......
数据 消费行为 分析预测 数据分析 模型

pyside6 子窗口给主窗口传参（信号）

思路 和主窗口给子窗口传参数不同的点就是需要把，主窗口传入子窗口 代码 from PySide6.QtWidgets import QApplication, QWidget, QVBoxLayout, QLabel, QPushButton, QLineEdit from PySide6.QtCo ......
信号 pyside6 pyside

pyside6 主窗口给子窗口发送信号

通过信号发送 from PySide6.QtWidgets import QApplication, QWidget, QVBoxLayout, QLabel, QPushButton, QLineEdit from PySide6.QtCore import Signal, Slot class ......
信号 pyside6 pyside

程序员软技能：学会从心理和历史的角度来理解理财行为

想要理解为什么人们会债务缠身，你不必研究银行利率，而应该研究关于人类的贪婪、不安全感和乐观主义的历史；想要理解为什么人们会在熊市的最低点将股票卖出，你不必从数学角度研究未来预期回报，而应该想想一名投资者面对着家人，心里盘算着自己的投资行为是否会危及他们未来生活时的那种煎熬。我很喜欢伏尔泰的一句话：“ ......
程序员 角度 技能 行为 心理

m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench

1.算法仿真效果 vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 基于FPGA的PPM（脉冲位置调制）光学脉位调制解调系统是一个复杂的电子与光电子相结合的通信系统。 2.1 PPM调制解调原理 脉冲相位调制（PPM）最早由Pierce提出并应用于空间通信，是利用脉冲的相对位置来传递 ......
光学 testbench verilog 系统 FPGA

YOLO+SlowFast+DeepSORT 简单实现视频行为识别

前言 前段时间刷短视频看到过别人用摄像头自动化监控员工上班状态，比如标注员工是不是离开了工位，在位置上是不是摸鱼。虽然是段子，但是这个是可以用识别技术实现一下，于是我在网上找，知道发现了 SlowFast，那么下面就用 SlowFast 简单测试一下视频的行为识别。 工具简介 YOLO YOLO 是 ......
SlowFast DeepSORT 行为 视频 YOLO

TensorFlow 实现信号与系统中的严格卷积操作(类似np.convolve)

在TensorFlow中，可以使用tf.nn.conv1d函数来进行一维的卷积操作，这个函数通常是用于卷积神经网络的，但也可以实现信号与系统里的卷积，此处关于信号与系统的卷积，可以参照【官方双语】那么……什么是卷积？_哔哩哔哩_bilibili Numpy代码及结果 #得到结果：[ 4 13 28 ......
卷积 TensorFlow convolve 信号 系统

设计模式—行为型模式之模板方法模式

设计模式—行为型模式之模板方法模式 在模板模式（Template Pattern）中，一个抽象类公开定义了执行它的方法的方式模板。它的子类可以按需要重写方法实现，但调用将以抽象类中定义的方式进行。 模板方法（Template Method）包含两个角色： 抽象类/抽象模板（Abstract Clas ......
模式 设计模式 模板 行为 方法

HL 迷惑行为大赏（2023 CSP-S）

HL 迷惑行为大赏（哈尔滨考点） 请注意，下面的 **** 均非原始代码，而是因为不可抗力因素略去了。 空文件大赏 T1 不写人 ./HL-S00002/lock/lock.cpp No data found. ./HL-S00007/lock/lock.cpp No data found. ./H ......
行为 CSP-S 2023 CSP HL

游戏AI行为决策——GOAP（目标导向型行动规划）

游戏AI行为决策——GOAP（附代码与项目） 新的一年即将到来，感觉还剩一种常见的游戏AI决策方法不讲的话，有些过意不去。就在这年的尾巴与大家一起交流下「目标导向型行为规划（GOAP）」吧！ 另外，我觉得只是讲代码实现而没有联系具体项目，可能还是不容易理解的。所以这次我会在文末附上一个由本文所述代码 ......
导向型 导向 行为 目标 GOAP

01利用IBERT进行GTP信号眼图测试

软件版本：VIVADO2021.1 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！ 1 概述 随着数字通信技术的进一步发展，各类数据的传输方 ......
眼图 信号 IBERT GTP

37 基于FPGA的LVDS信号环路测试

软件版本：VIVADO2021.1 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！ 1 概述 LVDS（Low Voltage Differ ......
环路 信号 FPGA LVDS 37

23 VTC视频时序控制器设计

软件版本：VIVADO2021.1 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！ 1 概述 Video Timing Controller ......
时序 控制器 视频 VTC 23

antlr 在一段字符可被多个 terminal node 匹配时的行为

考虑下面一段 antlr 语法 STRING: [a-zA-Z0-9]+; NUMBER: [0-9]+; NEWLINE: '\r'? '\n'; root: id title EOF; id: 'id:' NUMBER NEWLINE; title: 'title:' STRING NEWLIN ......
字符 terminal 多个 行为 antlr

工程监测振弦采集仪的信号处理与分析方法研究

工程监测振弦采集仪的信号处理与分析方法研究 工程监测中振弦采集仪的信号处理与分析方法的研究主要涉及以下几个方面： 1. 信号预处理：振弦采集仪采集到的信号通常会包含噪声，而且可能存在非线性失真等问题。因此，需要对采集到的信号进行预处理，例如去除噪声、校正非线性等。 2. 信号特征提取：在振弦采集仪的 ......
方法研究 信号处理 信号 方法 工程
共1060篇  :2/36页 首页上一页2下一页尾页