526互联

asic fpga fifo

# FPGA入门笔记002——译码器

设计一个38译码器 项目文件编写： module my3_8( a, b, c, out ); input a; //输入端口A input b; //输入端口B input c; //输入端口C output reg[7:0]out; //输出端口 /* always块： '()'内部为敏感信号， ......
译码器 译码 笔记 FPGA 002

基于FPGA的ECG心电信号峰值检测和心率计算,包括testbench测试文件和ECG数据转换为coe文件程序

1.算法运行效果图预览 2.算法运行软件版本 vivado2019.2 matlab2022a 3.算法理论概述 心电图（ECG）是一种广泛应用于医疗诊断的技术，用于监测心脏的电活动。随着医疗技术的发展，基于FPGA（现场可编程门阵列）的ECG信号处理系统越来越受到关注。这种系统具有高实时性、高可靠 ......
文件 心率 峰值 ECG testbench

m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件

1.算法仿真效果 本系统Vivado2019.2平台开发，测试结果如下： rtl结构如下： 2.算法涉及理论知识概要 随着通信技术的不断发展，多进制数字调制方式逐渐受到人们的关注。其中，4ASK（四进制振幅键控）作为一种有效的调制方式，在通信系统中具有广泛的应用前景。4ASK调制是一种多进制数字调制 ......
testbench verilog 文件 系统 FPGA

FPGA入门学习笔记001

1、assign assign为连续赋值语句，通常用于组合逻辑电路，例如： assign led_out = (key_in == 0)? a : b; 2、timescale 例如： `timescale 1ns/1ps 定义了一个仿真精度。 '1ns'为仿真步进，例如设置100的延时'#100' ......
笔记 FPGA 001

基于FPGA的图像中值滤波开发,包括tb测试文件以及matlab验证代码

算法运行效果图预览 通过MATLAB调用FPGA的仿真结果，显示滤波效果： 2.算法运行软件版本 vivado2019.2 matlab2022a 3.算法理论概述 基于FPGA的图像中值滤波是一种在图像处理中常用的滤波技术，其原理是通过一定的算法将图像中的噪声平滑掉，同时尽量保留图像的细节信息。该 ......
中值 图像 代码 文件 matlab

FPGA与Simulink联合仿真环境搭建（硬件在环）

硬件在环（HIL） \(\quad\)官方的一些定义：硬件在环 (HIL) 测试是一种实时仿真，让您无需使用系统硬件即可开始测试嵌入式代码。如果正在开发的代码未按照规范运行，您可以通过此项测试来发现可能损坏硬件的异常和故障情况。 \(\quad\) 非常高大上，我这里呢，就想实现一点功能，因为我是用 ......
Simulink 环境 硬件 FPGA

verilog 简易fifo

fifo.v `timescale 1ns / 1ps module fifo #( parameter fifo_depth = 128 )( input clk, input rst, input read_en, input write_en, input write_data, output ......
简易 verilog fifo

m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件

1.算法仿真效果 本系统Vivado2019.2平台开发，测试结果如下： 2.算法涉及理论知识概要 2ASK调制解调是一种数字调制解调技术,它是基于ASK调制的一种数字调制方式。ASK调制是一种模拟调制方式,它是通过改变载波的振幅来传输数字信号。而2ASK调制解调则是将数字信号转换为二进制码,再通过 ......
testbench verilog 文件 系统 FPGA

USB(2.0 / Type-C) to MPSSE(JTAG / SPI / IIC) / UART / FIFO: FTDI 的FT4232H配成SPI+JTAG+Two Ways UART使用实例

Ti60 Demo板FT4232H 串口使用 易灵思FPGA技术交流 2022-04-15 08:43 Ti60 F225 demo板使用的是FT4232H,有4个通道A,B,C和D。其中A通道用于SPI接口，可以是AS也可以是PS。通道B用于JTAG，通道C连接了UART，通道D连接了FX3。 A ......
JTAG UART SPI 实例 Type-C

FPGA学习笔记001——流水灯

代码如下： module led_flash( //端口列表 Clk50M, //时钟信号 Rst_n, //复位信号 led, ); //端口定义 input Clk50M; input Rst_n; output [3:0]led; //led默认为wire类型 reg [24:0]cnt; p ......
流水 笔记 FPGA 001

基于FPGA的图像sobel边缘提取算法开发,包括tb测试文件以及matlab验证代码

1.算法运行效果图预览 2.算法运行软件版本 vivado2019.2 matlab2022a 3.算法理论概述 图像边缘检测大幅度地减少了数据量，并且剔除了可以认为不相关的信息，保留了图像重要的结构属性。有许多方法用于边缘检测，它们的绝大部分可以划分为两类：基于查找一类和基于零穿越的一类。基于查找 ......
算法 图像 边缘 代码 文件

Electrical(Hardware) Protocols: FIFO / JTAG / SPI / IIC / IIS / UART / SWD / ICSP / CANBus/ModBus

Electrical(Hardware) Protocols: JTAG(Joint Test Action Group), JTAG is actually a protocol over SPI. 5 pins/connections(GND, TMS, TCK, TDI, TDO), Outp ......
Electrical Protocols Hardware CANBus ModBus

USB(2.0 / Type-C) to MPSSE(JTAG / SPI / IIC) / UART / FIFO: FTDI 的桥接芯片选型

首次使用 FTDI 的 USB bridging chips 是在 Amazon 工作期间，需要通过 PC电脑上 Linux 开发环境 的 Kermit 软件, 经由FTDI的USB to UART串口线 对 Amazon Kindle 进行 Hardware/OS/Framework/Softwa ......
芯片 Type-C MPSSE Type JTAG

队列（Queue）：先进先出（FIFO）的数据结构

队列是一种基本的数据结构，用于在计算机科学和编程中管理数据的存储和访问。队列遵循先进先出（First In, First Out，FIFO）原则，即最早入队的元素首先出队。这种数据结构模拟了物理世界中的队列，如排队等待服务的人。 在本篇博客中，我们将详细介绍队列的概念、用途、实现以及如何在编程中使用 ......
数据结构 队列 先进 结构 数据

基于FPGA的Lorenz混沌系统verilog开发,含testbench和matlab辅助测试程序

1.算法运行效果图预览 将vivado的仿真结果导入到matlab显示三维混沌效果： 2.算法运行软件版本 vivado2019.2 matlab2022a 3.算法理论概述 洛伦兹混沌系统是一种非线性动力系统，最初由爱德华·洛伦兹（Edward Lorenz）于1963年引入，它的简单方程组引发了 ......
testbench verilog 程序 Lorenz matlab

m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件

1.算法仿真效果 vivado2019.2仿真结果如下： 将波形放大，看到如下效果： 2.算法涉及理论知识概要 8FSK（8-Frequency Shift Keying）是一种常用的数字调制方法，它通过在不同的频率上发送二进制数据来进行通信。8FSK在通信系统中被广泛应用，因为它具有较高的数据传输 ......
testbench verilog 文件 系统 FPGA

m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件

1.算法仿真效果 vivado2019.2版本开发，仿真结果如下： 2.算法涉及理论知识概要 四频移键控（4FSK）是一种常用的数字调制方法，具有较高的频带利用率和抗干扰性能。它利用不同的频率来传输二进制数据，通常应用于无线通信和数据传输等领域。 2.1、原理与数学公式 4FSK调制的基本原理是将输 ......
testbench verilog 文件 系统 FPGA

szfpga 高云gowin国产开发板GW2AR-18核心板fpga cpld测试板

1. 概述 国产FPGA是最近几年起来的产品，具有性价比高特点。而GOWIN属于国产FPGA成员，在服务和芯片都是比较大的优势，很多用户都用在LED控制，电机控制，PLC设备上，以及用于替换Lattice厂家中低端的芯片。 GW2AR-18 开发板采用GW2AR-18-LV9EQ144器件，是属于晨 ......
国产 核心 szfpga gowin GW2AR

FPGA版本更新导致IP丢失或者锁定

一、IP锁定 1.工程中的IP核会标红并有一个锁的标志，此时该IP核不可以被更新和编辑。 2. 在 Tcl console中 执行如下一条命令即可： upgrade_ip [get_ips] 二、IP丢失。 1.IP出现灰色并且有一个斜杠，证明该IP丢失了，需要自己重新创建。 2.首先在工程中找到该 ......
版本 FPGA

STM32DMA FIFO理解

1.节拍的意思是MSIZE大小的 原目标数据一次传输到FIFO的大小，突发的意思是传到目标地址的过程 ......
FIFO STM DMA 32

【TES641】青翼自研基于VU13P FPGA的4路FMC接口基带信号处理平台

板卡概述 TES641是一款基于Virtex UltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台，该平台采用1片Xilinx的Virtex UltraScale+系列FPGA XCVU13P作为信号实时处理单元，该板卡具有4个FMC子卡接口（其中有2个为FMC+接口），各个节点 ......
基带 信号处理 信号 接口 平台

Hello-FPGA CoaXPress 2.0 FPGA HOST IP Core PCIe Demo User Manual

目录 1 说明 4 2 设备连接 7 3 VIVADO FPGA工程 8 4 调试说明 9 图 1‑1 资料目录 4 图 1‑2 VIVADO工程目录结构 5 图 1‑3 VS软件工程目录 5 图 1‑4 CXP HOST PCIe Block Design 5 图 1‑5 VS工程 6 图 1‑6 ......
FPGA Hello-FPGA CoaXPress Manual Hello

FIFO

1 module Write_Data #( 2 parameter DEEP_WIDTH = 4 , 3 parameter FIFO_DEEP = 5'd16 , 4 parameter GAP_WIDTH = 3 5 )( 6 output wfull , //几乎满信号 7 output r ......
FIFO

m基于FPGA的OFDM系统中降PAPR技术的实现,包含testbench测试文件和MATLAB辅助测试

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发： 将FPGA的仿真结果导入matlab中，并通过matlab2022a进行papr对比: 2.算法涉及理论知识概要 峰值平均功率比（PAPR—Peak to Average Power Ratio），简称峰均比(PAPR)。MIMO- ......
testbench 文件 MATLAB 系统 技术

FPGA, arduino, STM32, RaspBerry 树莓派 简介

https://www.cnblogs.com/zhenghb31/p/15046496.html 市面上控制器这么多，似乎每一个都很厉害…为什么有的控制器编写起来那么难，功能很少，有的简单易学，功能强大呢？各种控制器又有什么区别呢？经过我的思考，我个人把控制器分为三类！ 第一类: 基于逻辑电路的控 ......
树莓 RaspBerry arduino 简介 FPGA

m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，测试结果如下： GFDM调制信号放大： GFDM解调信号放大： 系统RTL结构图如下： 2.算法涉及理论知识概要 随着通信技术的不断发展，人们对数据传输速率和频谱效率的要求越来越高。为了满足这些需求，一种名为广义频分复用（GFDM）的 ......
testbench verilog 文件 系统 FPGA

星嵌OMAPL138+国产FPGA工业开发板 中科亿海微 EQ6HL45系列FPGA 替代spartan-6

OMAPL138+FPGA工业开发板TI ARM9+C674x DSP 中科亿海微国产FPGA EQ6HL45LL-2CSG324G，基于OMAPL138+国产FPGA的DSP+ARM+FPGA三核评估套件。 ......
FPGA 国产 spartan 工业 OMAPL

12-异步FIFO

1.异步FIFO的应用 跨时钟域 批量数据 传输效率高 2.异步FIFO结构 FIFO深度 - 双端口RAM设计 3.异步FIFO深度计算 4.异步FIFO读写地址的编码 5.异步FIFO读写时钟域的信号同步 6.异步FIFO空满信号的产生 ......
FIFO 12

m基于FPGA的gardner环定时同步实现,含testbench测试程序

1.算法仿真效果 使用vivaod2019.2版本仿真结果如下： 将基带信号放大可以看到： 整个系统的RTL图如下图所示： 其中gardner环的结构如下图所示： 2.算法涉及理论知识概要 基于FPGA的Gardner环定时同步是一种用于数字通信系统中实现定时同步的高效方法。该方法通过提取接收信号中 ......
testbench gardner 程序 FPGA

m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，测试结果如下 整个OFDM结构如下： 2.算法涉及理论知识概要 正交频分复用（Orthogonal Frequency Division Multiplexing, OFDM）是一种多载波调制技术，其基本原理是将高速数据信号分成多个低 ......
滤波器 testbench verilog 系统 FPGA
共351篇  :4/12页 首页上一页4下一页尾页