526互联

FPGA

Hello-FPGA CoaXPress 2.0 FPGA HOST IP Core PCIe Demo User Manual

目录 1 说明 4 2 设备连接 7 3 VIVADO FPGA工程 8 4 调试说明 9 图 1‑1 资料目录 4 图 1‑2 VIVADO工程目录结构 5 图 1‑3 VS软件工程目录 5 图 1‑4 CXP HOST PCIe Block Design 5 图 1‑5 VS工程 6 图 1‑6 ......
FPGA Hello-FPGA CoaXPress Manual Hello

m基于FPGA的OFDM系统中降PAPR技术的实现,包含testbench测试文件和MATLAB辅助测试

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发： 将FPGA的仿真结果导入matlab中，并通过matlab2022a进行papr对比: 2.算法涉及理论知识概要 峰值平均功率比（PAPR—Peak to Average Power Ratio），简称峰均比(PAPR)。MIMO- ......
testbench 文件 MATLAB 系统 技术

FPGA, arduino, STM32, RaspBerry 树莓派 简介

https://www.cnblogs.com/zhenghb31/p/15046496.html 市面上控制器这么多，似乎每一个都很厉害…为什么有的控制器编写起来那么难，功能很少，有的简单易学，功能强大呢？各种控制器又有什么区别呢？经过我的思考，我个人把控制器分为三类！ 第一类: 基于逻辑电路的控 ......
树莓 RaspBerry arduino 简介 FPGA

m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，测试结果如下： GFDM调制信号放大： GFDM解调信号放大： 系统RTL结构图如下： 2.算法涉及理论知识概要 随着通信技术的不断发展，人们对数据传输速率和频谱效率的要求越来越高。为了满足这些需求，一种名为广义频分复用（GFDM）的 ......
testbench verilog 文件 系统 FPGA

星嵌OMAPL138+国产FPGA工业开发板 中科亿海微 EQ6HL45系列FPGA 替代spartan-6

OMAPL138+FPGA工业开发板TI ARM9+C674x DSP 中科亿海微国产FPGA EQ6HL45LL-2CSG324G，基于OMAPL138+国产FPGA的DSP+ARM+FPGA三核评估套件。 ......
FPGA 国产 spartan 工业 OMAPL

m基于FPGA的gardner环定时同步实现,含testbench测试程序

1.算法仿真效果 使用vivaod2019.2版本仿真结果如下： 将基带信号放大可以看到： 整个系统的RTL图如下图所示： 其中gardner环的结构如下图所示： 2.算法涉及理论知识概要 基于FPGA的Gardner环定时同步是一种用于数字通信系统中实现定时同步的高效方法。该方法通过提取接收信号中 ......
testbench gardner 程序 FPGA

m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，测试结果如下 整个OFDM结构如下： 2.算法涉及理论知识概要 正交频分复用（Orthogonal Frequency Division Multiplexing, OFDM）是一种多载波调制技术，其基本原理是将高速数据信号分成多个低 ......
滤波器 testbench verilog 系统 FPGA

重磅：FPGA实现MIPI DSI4线720P

1. 液晶屏概述 显示屏LCD MIPI DSI4 lane,支持分辨率720*1280,60HZ彩色显示。用于对接国产GOWIN的NR-9C的开发板和LATTICE的CROSSLINK开发板，显示MIPI DSI 功能。 MIPI DSI是4-LANE，MIPI速率在480MHZ。支持LP模式初始 ......
重磅 FPGA DSI4 720P MIPI

5. 串口接收数据——基于FPGA的串口发送数据实验

1. 串口接收原理与思路 1.1 基本原理 采样：每位数据采多次，统计高低电平出现的次数，次数多的就是该位的电平值 起始位检测：边沿检测，使用两个计数器来判断Bps_Clk的下降沿/上升沿（前一个时钟上升沿为高电平/低电平，后一个时钟上升沿为低电平/高电平），两个触发器即可设计得到。 新语法： re ......
串口 数据 FPGA

FPGA开发资料整理

FPGA开发资料整理 FPGA静态时序分析——IO口时序（Input Delay /output Delay） https://www.cnblogs.com/linjie-swust/archive/2012/03/01/FPGA.html 本文PDF版本下载： https://files.cnb ......
开发资料 资料 FPGA

4. 使用串口发送5个数据到电脑——基于FPGA的串口发送数据实验

1. 使用串口发送5个数据到电脑 对于变化的位数（原8）位进行的设计，5个数据即40位。 UART规定发送的数据位只能是6、7、8。 1.1 设计思路 对于12位的数据，发送两个字节，高四位变0即可。例如12'h123，按照8'h23和8'h01发送。 两种可能出现的情况：1. 空闲状态，还没有开始 ......
串口 数据 电脑 FPGA

基于FPGA数字频率计的设计（可测频率、占空比、相位差）

设计一款数字频率计，可测量1hz-100Mhz频率，占空比，以及两路同频时钟信号的相位差。 测量频率的方法：等精度测量。 等精度测量原理:测量的实际门控时间不是一个固定值，它与被测时钟信号相关，是被测时钟信号周期的整数倍。在实际门控信号下，同时 对标准时钟和被测时钟信号的时钟周期进行计数，再通过公式 ......
相位差 频率 相位 数字 FPGA

基于FPGA 的SDRAM控制器

SDRAM基本信息 储存能力计算 4X16X4=256（Mbit），注意不是MByte SDRAM控制 sdram包含两个部分：sdram_ctrl、fifo_ctrl。 sdram_ctrl：其顶层为SDRAM的控制模块内部实例化了5个模块，有初始化、自刷新、写和读模块，还有一个仲裁模块对这四个不 ......
控制器 SDRAM FPGA

3. 设计数据采集模块——基于FPGA的串口发送数据实验

1. 设计数据采集模块 基于Send_en的可控设计。使得使用外部信号Data_done来启动数据发送成为可能。放弃使用Tx_done控制的做法。因此把控制Send_en的逻辑放到内部去完成。这样设计更加符合应用。 1.1 设计要求 把Send_en的控制部分放到模块内部去，使用Send_Go作为输 ......
数据 数据采集 串口 模块 FPGA

2. 串口发送数据任务——基于FPGA的串口发送数据实验

1. 串口发送数据任务 任务要求： 使用上一节课设计的串口发送模块，设计一个数据发送器，每10ms以115200的波特率发送一个比特，每次发送的数据比前一个数据大1（计数器） 1.1 设计思路 模块化设计，使用上一节课设计好的发送模块 1.2 设计开始 设计Uart_Byte_Tx（单字节发送）模块 ......
串口 数据 任务 FPGA

1. 串口发送字节数据——基于FPGA的串口发送数据实验

1. 通用异步收发传输器（universal asynchronous receiver/transmitter, UART）传输一个字节的数据 1.1 设计前的思考 首先进行单字节模块设计 串口通信模块设计的目的是用来发送数据的，因此需要有一个数据输入端口 串口通信，支持不同的波特率，所以需要有一 ......
串口 数据 字节 FPGA

FPGA高级

流水线设计 ......
FPGA

Gowin_9K FPGA开发板介绍

一 板卡简介 高云半导体 GW1NR 系列 FPGA 产品是高云半导体小蜜蜂® (LittleBee® ) 家族第一代产品，是一款系统级封装芯片，在 GW1N 基础上集成了丰富容量 的存储芯片，同时具有低功耗、瞬时启动、低成本、非易失性、高安全性、 封装类型丰富、使用方便灵活等特点。 Gowin_9 ......
Gowin FPGA 9K

FPGA开发板实验目录

数字逻辑基础实验 实验文件夹名称 实验说明 lab1 4位并入串出移位寄存器 lab2 4位串入串出移位寄存器 lab3 5位串入并出移位寄存器 lab4 8线-3线编码器 lab5 8线-3线优先编码器 lab6 38解码器 lab7 D触发器 lab8 FIFO lab9 JK触发器 lab10 ......
目录 FPGA

基于Xines广州星嵌OMAPL138 DSP+ARM+FPGA无人机避障系统

基于Xines广州星嵌OMAPL138 DSP+ARM+FPAGA硬件平台、毫米波雷达平台以及大疆的无人机平台,开发了一套将毫米波雷达与单目视觉相融合的无人机自主避障演示系统;并利用该无人机自主避障演示系统做了避障飞行实验,初步验证了融合方案在无人机自主避障飞行中的可行性。 框架解析： 前端由Xil ......
无人机 系统 Xines OMAPL FPGA

FPGA开发之Vivado安装及HLS环境配置

FPGA开发之Vivado安装及HLS环境配置 FPGA开发之Vivado安装及HLS环境配置，并实现流水灯实例_鸡腿堡堡堡堡的博客-CSDN博客 ......
环境 Vivado FPGA HLS

m基于PN导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，测试结果如下 局部放大之后： 我们可以看到，带有频偏的基带信号o_I_fre和o_Q_fre得到了有效的频偏补偿，其补偿后的数据o_Ir和o_Qr和原始的基带数据基本一致。 2.算法涉及理论知识概要 基于PN导频序列和CORDIC算法 ......
基带 序列 算法 testbench 数据

lattice crosslink开发板mipi核心板csi测试dsi屏lif md6000 fpga

1. 概述 CrossLink开发板，是用Lattice的芯片CrossLink 家族系列的，LIF-MD6000-6JM80I。该芯片用于桥接视频接口功能，自带2路MIPI硬核的功能，4 LANE MIPI的功能，支持高速率 1.5Gbps 。 其他普通IO支持1.2Gbps速率，支持5路MIPI ......
crosslink 核心 lattice 6000 fpga

lattice crosslink开发板mipi核心板csi测试dsi屏lif md6000 fpga 常见问题解答

1. 概述 CrossLink开发板，是用Lattice的芯片CrossLink 家族系列的，LIF-MD6000-6JM80I。该芯片用于桥接视频接口功能，自带2路MIPI硬核的功能，4 LANE MIPI的功能，支持高速率 1.5Gbps 。 其他普通IO支持1.2Gbps速率，支持5路MIPI ......
crosslink 常见问题 核心 常见 lattice

米联客MLK-CK04 AMD FPGA核心模块硬件手册

1 产品概述 MLK-CK04-7K325是米联客电子H系列开发平台的全新高端产品。其核心模块集成电源管理：Kintex MLK-CK04-7K325 :1.0V核心电源，最大输出24A。用户基于核心模块设计功能底板（提供功能底板设计方案）。降低项目功能底板设计难度和生产成本，加速项目开发。其应用领 ......
模块 核心 手册 硬件 MLK-CK

m基于uw导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，测试结果如下： 我们可以看到，带有频偏的基带信号o_I_fre和o_Q_fre得到了有效的频偏补偿，其补偿后的数据o_Ir和o_Qr和原始的基带数据基本一致。 2.算法涉及理论知识概要 基带数据帧频偏估计和补偿是一种用于纠正数字通信系 ......
基带 序列 算法 testbench 数据

FPGA结构

FPGA：Field Programmable Gate Arrays Composed of: CLBs (Configurable Logic Blocks): Perform logic 可编程逻辑功能块 IOBs (input/output Buffers): interface with ......
结构 FPGA

Xines广州星嵌全新FPGA开发板—OMAPL138/C6748 DSP+ARM+FPGA

1 开发板简介 XQ138F-EVM是一款基于广州星嵌TI OMAP-L138（浮点DSP C6748+ARM9） +Xilinx Spartan-6 FPGA核心板SOM-XQ138F设计的开发板，它为用户提供了SOM-XQ138F核心板的测试平台，用于快速评估SOM-XQ138F核心板的整体性能 ......
FPGA 全新 Xines OMAPL 6748

【FPGA项目】沙盘演练——基础版报文收发

第1个虚拟项目 1. 前言 点灯开启了我们的FPGA之路，那么我们来继续沙盘演练。 用一个虚拟项目，来入门练习，以此步入数字逻辑的大门。 Key Words：FIFO 、SOF 、EOF、计数器、缓存、时序图、方案设计 2. 项目要求 1) 输入报文长度64~2048字节； 2) 输入报文之间最小间 ......
报文 沙盘 基础 项目 FPGA

Lattice下载器高速编程器HW-USBN-2B fpga仿真器ispdown烧录器

1.概述 HW-USBN-2B 编程烧录Lattice所有芯片，速度非常快。支持Lattice FPGA芯片在线稳定仿真、烧录、加密，支持Lattice CPLD烧录。支持外部配置FLASH、PROM配置烧录。 HW-USBN-2B，特点是很快的速度，30Mb/s，是HW-USBN-2A的下载速度1 ......
烧录器 仿真器 Lattice HW-USBN ispdown
共300篇  :4/10页 首页上一页4下一页尾页