526互联

fpga

通过FPGA实现基于RS232串口的指令发送并控制显示器中目标位置

1.算法理论概述 通过FPGA实现基于RS232串口的指令发送并控制显示器中目标位置是一种常见的应用场景，用于实现对显示器中目标位置的控制。该系统利用FPGA芯片作为主控制器，通过RS232串口与计算机或其他设备进行通信，接收指令并解析，然后控制显示器中目标位置的移动。该系统的主要原理是利用FPGA ......
串口 指令 显示器 位置 目标

01AMD FPGA vitis-vivado软件快速入门课程

软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用AMD-XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"SOC|SOC社区-www.uisrc.com视频课程、答疑解惑！ 1 概述 本实验通过一个基本的FPGA工程创 ......
vitis-vivado 课程 vivado vitis 软件

米联客AMD FPGA/SOC 2024版本课程序言

序1： FPGA芯片是硬件技术而FPGA编程又称为硬件编程语言和流行的各类软件编程语言C/C++、JAVA、python等相比，掌握基础的硬件编程语言不是难事，难点是FPGA在每个专业领域的应用，只有充分理解了FPGA，并且具有对自己所处行业专业背景认知，才能真正理解FPGA应该用在什么场合更加合适 ......
序言 版本 课程 2024 FPGA

米联客 2024 版 FPGA 课程快速入口课程-目录速览(网页版没有页码)

目录 米联客 2024 版 FPGA 课程快速入口课程 1 01AMD FPGA vitis-vivado软件快速入门课程 9 1 概述 9 2 新建VIVADO工程 9 3 添加代码管理文件夹 12 4添加PLL IP核 12 5 新建工程文件 18 6完善RTL代码 22 7 添加管脚约束文件 ......
课程 页码 入口 网页 目录

K7 325T PXIe x8 FPGA载板

概要 QT7050是一款基于PXIe总线的3U通用载板，板载一个HPC形式的FMC连接器。板卡选用高性价比的Kintex-7系列FPGA处理芯片XC7K325T-FFG900，板载2组2GBDDR3 SDRAM内存，支持1个Micro USB转接UART口，1个Micro USB转JTAG或者1个1 ......
325T FPGA PXIe 325 K7

基于SMQ7VX690T FPGA +FT-6678 DSP 6U VPX双FMC载板

概要 QT7041G-DSP是一款基于6U VPX架构，主体芯片采用国微SMQ7VX690T芯片作为主处理器、1片银河飞腾DSP处理器FT-6678做为协处理芯片的6U VPX标准双FMC载板。可对外部传入的数据处理分析，具备强大的运算能力。 可用于软件无线电系统，基带信号处理，无线仿真平台，高速图 ......
6678 690T FPGA SMQ7 SMQ

V7 690T PCIe3.0x8 FMC FPGA载板

概要 QT7011是一款PCIex8总线的FPGA处理板和FMC子卡载板。它基于Xilinx公司的Xilinx Virtex-7系列FPGA中的XC7VX690T FPGA，外挂8GByteDDR3/64bit，支持PCIe3.0x8，FMC-HPC连接器，可灵活扩展不同功能及接口的FMC子卡；同时 ......
PCIe3 690T PCIe FPGA 690

m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小

1.算法仿真效果 其中Vivado2019.2仿真结果如下： 没有costas环，频偏对基带数据的影响 加入costas环的基带数据 2.算法涉及理论知识概要 Costas环是一种用于载波同步的常见方法，特别是在调制解调中，它被广泛用于解调相位调制信号，如二进制调相（BPSK）或四进制调相（QPSK ......
载波 testbench 大小 verilog costas

米联客FPGA MLK-F11-CK03开发板硬件手册

1 整体概述 Kintex MK7325FB系列开发平台是米联电子推出的一款高端产品。 主要特色是： 高性价比： 核心板集成电源管理：1.0V核心电源，最大输出24A 核心板+底板设计:用户基于核心板设计功能底板（提供底板设计方案）。降低项目底板设计难度和生产成本，加速项目开发。 设计紧凑：核心板6 ......
手册 硬件 MLK-F FPGA MLK

lattice crosslink开发板mipi核心板csi测试dsi屏lif md6000 fpga

1. 概述 CrossLink开发板，是用Lattice的芯片CrossLink 家族系列的，LIF-MD6000-6JM80I。该芯片用于桥接视频接口功能，自带2路MIPI硬核的功能，4 LANE MIPI的功能，支持高速率 1.5Gbps 。 其他普通IO支持1.2Gbps速率，支持5路MIPI ......
crosslink 核心 lattice 6000 fpga

m基于插入导频相关峰判决法的基带信号跳频图样识别FPGA实现,包含testbench

1.算法仿真效果 Vivado2019.2仿真结果如下： 本案例通过不同的跳频同样，在基带数据中插入不同的PN序列，然后在接收到，基于PN序列相关峰的检测识别，来判决当前基带数据对应的跳频图样实现跳频通信。这里数据是基于基带数据来进行测试的。 2.算法涉及理论知识概要 插入导频： 跳频信号在传输过程 ......
基带 图样 testbench 信号 FPGA

FPGA

支撑某项目FPGA验证，学习开发环境，查阅资料如下： derive_pll_clocks: 时序分析——Derive PLL Clocks（生成PLL时钟）-面包板社区 (eet-china.com) derive_clock_uncertainty: ......
FPGA

FPGA芯片结构介绍及工作原理解析

FPGA工作原理与简介 如前所述，FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。 由于FPGA需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC ......
芯片 原理 结构 FPGA

基于友晶科技 FPGA开发板 DE2-115、DE1-SOC 和 DE10-STANDARD 的VGA图片显示（ADV7123）

选择一个图 调整像素 转换成mif文件 ......
DE STANDARD DE1-SOC 图片 科技

m基于FPGA的多径信道模拟verilog实现,包含testbench,可配置SNR,频偏,多径增益和多径延迟

1.算法仿真效果 其中Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 瑞利分布是一个均值为0，方差为σ²的平稳窄带高斯过程，其包络的一维分布是瑞利分布。其表达式及概率密度如图所示。瑞利分布是最常见的用于描述平坦衰落信号接收包络或独立多径分量接受包络统计时变特性的一种分布类型。两个正 ......
信道 testbench verilog FPGA SNR

m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏

1.算法仿真效果 vivado2019.2仿真结果如下： SNR=0db，无频偏 SNR=5db，无频偏 SNR=25db，无频偏 SNR=45db，带频偏 2.算法涉及理论知识概要 高斯白噪声信道在通信系统中具有重要意义，模拟此类信道有助于评估系统性能。本文提出的FPGA实现系统可以灵活地模拟不同 ......
信道 噪声 testbench verilog 系统

PCI9054快速入门：硬件引脚与FPGA驱动源码

1：PCI9054的FPGA侧（local侧引脚定义）2：PCI9054的C模式下的读写时序3：FPGA代码部分具体代码： 1：PCI9054的FPGA侧（local侧引脚定义） 而PCI9054的本地总线端的主要管脚信号定义如下表所示。这些管脚是连接到本地逻辑控制电路部分的，并由本地逻辑控制电路部 ......
源码 硬件 9054 FPGA PCI

m基于FFT傅里叶变换的256QAM基带信号频偏估计和补偿FPGA实现,含testbench和matlab星座图显示

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，并使用matlab2022a对结果进行星座图的显示： 频偏基带256qam信号和频偏补偿后的256qam基带信号使用matlab显示星座图，结果如下： 2.算法涉及理论知识概要 FFT傅里叶变换是一种高效的频谱分析方法，可以将时域信号 ......
基带 testbench 信号 星座 matlab

【FPGA】 DDR3读写（基于User Interface）

# 【FPGA】 DDR3读写（基于User Interface） ## DDR3概述 DDR3 (double data rate 3 synchronous dynamic RAM) 第三代双倍数据速率同步动态随机存储器 - 同步：数据的速去和写入时钟同步 - 动态：数据掉电无法保存，需要周期性 ......
Interface FPGA DDR3 User DDR

FPGA常用IP核

## 前言： 芯片行业中的IP，一般称为IP(Intellectual Property)核，是具有知识产权核的集成电路芯核的总称。说白了就是厂家实现的具有特定功能工具，然后我们可以直接调用，就相当于是函数库吧，如果要定制IP核的化是需要氪金的，对于学习来说，免费的就够用啦。 在FPGA里，我用的是 ......
常用 FPGA

基于FFT傅里叶变换的64QAM基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，并使用matlab2022a对结果进行星座图的显示： 将FPGA的频偏基带QPSK信号和频偏补偿后的QPSK基带信号使用matlab显示星座图，结果如下： 2.算法涉及理论知识概要 FFT傅里叶变换是一种高效的频谱分析方法，可以将时域 ......
基带 算法 testbench 信号 星座

基于FFT傅里叶变换的16QAM基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，并使用matlab2022a对结果进行星座图的显示： 将FPGA的频偏基带QPSK信号和频偏补偿后的QPSK基带信号使用matlab显示星座图，结果如下： 2.算法涉及理论知识概要 FFT傅里叶变换是一种高效的频谱分析方法，可以将时域 ......
基带 算法 testbench 信号 星座

为什么FPGA中推荐使用独热码？

独热码只有一个比特位不同，所以在进行比较的时候： 假如我们要判断状态机是否处于某状态S1，代码如下 格雷码：`assign S1 = (STATUS == 2'b01)` 二进制码：`assign S1 = (STATUS == 2'b01)` 而独热码：`assign S1 = STATUS[1] ......
FPGA

m基于FFT傅里叶变换的QPSK基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，并使用matlab2022a对结果进行星座图的显示： 将FPGA的频偏基带QPSK信号和频偏补偿后的QPSK基带信号使用matlab显示星座图，结果如下： 2.算法涉及理论知识概要 QPSK（Quadrature Phase Shif ......
基带 算法 testbench 信号 星座

FPGA学习笔记 Label: Research

[Synth 8-9486] formal port 'addr' has no actual or default value [D:/FPGA/TEST_CARD_HIT/top.vhd:492] 有端口没有连接，在top文件中把端口加上 [Opt 31-67] Problem: A LUT2 ......
Research 笔记 Label FPGA

DSP+ARM+FPGA,星嵌工业级核心板,降低开发成本和时间

星嵌SOM-XQ138F是小体积,定点/浮点DSP C674x+ ARM9+Xilinx Spartan-6 FPGA工业级三核核心板,72mm*44mm,功耗小、成本低、性价比高。 采用沉金无铅工艺的八层板设计,专业的PCB Layout设计，注重EMC，抗干扰能力强。 L138+FPGA核心板 ......
核心 成本 时间 工业 FPGA

CoaXPress 2.0 FPGA HOST IP Core Linux Demo

目录 Hello-FPGA CoaXPress 2.0 Host FPGA IP Core Linux Demo 4 1 说明 4 2 设备连接 7 3 VIVADO FPGA工程 7 4 调试说明 10 图 1‑1 资料目录 4 图 1‑2 VIVADO工程目录结构 5 图 1‑3 SDK工程目录 ......
CoaXPress Linux FPGA Core Demo

FPGA按键消抖

# 简介 ### 按键 按键是输入设备，一般来说，按键在没有按下的时候是高电平；当按键按下的时候，为低电平。 在***DE2-70 User Manual***中 > Each switch provides a high logic level (3.3 volts) when it is not ......
按键 FPGA

FPGA vivado quartus 设置外挂 编辑器

1.vivado tools->settings->editor ->custom editor... C:\\pg\\Microsoft VS Code Insiders\\Code - Insiders.exe [file name] 2.quartus tools ->options-> pr ......
编辑器 quartus vivado FPGA

m基于FPGA的256点FFT傅里叶变换verilog实现,含testbench,不使用IP核

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 傅里叶变换（Fourier Transform）是一种重要的信号处理技术，用于将一个时域信号转换为频域表示，分析信号的频率成分。FFT（Fast Fourier T ......
testbench verilog FPGA 256 FFT
共300篇  :5/10页 首页上一页5下一页尾页