vcs
VCS+Verdi联合仿真小实验
VCS和Verdi联合仿真小实验 基础准备 环境安装略过 新建一个文件夹，文件夹下一共需要四个文件，分别是头文件命名为 a.v、仿真文件命名为 a_tb.v、文件名的list文件命名为 dut.f、还有makefile文件 头文件 首先是头文件 a.v module a( clk , rst_n , ......
VCS+Verdi联合仿真小实验
VCS和Verdi联合仿真小实验 基础准备 环境安装略过 新建一个文件夹，文件夹下一共需要四个文件，分别是头文件命名为 a.v、仿真文件命名为 a_tb.v、文件名的list文件命名为 dut.f、还有makefile文件 头文件 首先是头文件 a.v module a( clk , rst_n , ......
幽灵和熔断+LR/SC的实现和使用+Consistent和Coherent+memory 属性 Device-nGnRnE+IP-XACT+vcs token is "until"+vcs编译解决 module名重复的冲突问题+Webhook
幽灵和熔断 幽灵和熔断是基于瞬态指令流的缓存侧信道攻击。在瞬态指令流中被执行的内存加载指令如果将一个数据带入了缓存，则即使流水线回滚期间处理器丢弃了该指令返回的访存结果，已经被修改的缓存状态却无法撤销。由此，攻击者可以通过监测缓存的变化来推断受害者程序的访存地址，如果该地址本身包含敏感信息，就会引发 ......
vcs与verdi命令行仿真查看波形
makefile DESIGN_NAME = "fifo_tb" LOG_VCS = "vcs.log" LOG_SIMV = "simv.log" FILE_LIST = "./list.f" # Code Coverage CM = -cm line+cond+tgl+fsm+branch+as ......
vcs_dump波形相关选项
VCS dump波形相关选项 目录1 vcs选项2 force tcl中的选项 1 vcs选项 -debug_access+all # 允许dump波形? -debug_region+cell+encrypt # 允许dump cell的波形(stdcell, memory cell等) 2 for ......
sv的LSB 使用+SV的protect类型+RAL模型的lock原因+C语言结构体中的冒号用法+uvm版本在退出机制的区别+sv的random的seed生效问题+verdi的reserve的debug+vcs禁用打印屏幕输出+清空seqr中的seq+sv使用process开启进程和结束
sv的LSB 使用 https://blog.csdn.net/gsjthxy/article/details/90722378 等价关系 [LSB+:STEP] = [LSB+STEP:LSB] 伪代码： bit [1023:0] mem; bit [7:0] data; j = 0..100 m ......
chisel安装和使用+联合体union的tagged属性+sv读取文件和显示+sv获取系统时间+vcs编译时改动parameter的值+tree-PLRU和bit-PLRU
chisel安装和使用 sbt：scala build tool，是scala的默认构建工具，配置文件是build.sbt。 mill：一个新的java/scala构建工具，运行较快，与sbt可以共存，配置文件是build.sc。 chisel的安装可以参考这篇文章。安装过程务必联网，而没有联网情况 ......
VCS代码保护+SOC中的复位电路+verdi生成部分原理图+verdi查看delta cycle+自定义的原语Primitives UDP+assert和cover+specify和路径延迟+参数三姐妹-parameter-localparam-specparam +时间单位和时间精度的打印
VCS代码保护 在新思公司的一些vip的实现中，一些代码进行了加密，导致无法查看源码，加密的方法也是使用新思的工具VCS。 在编译的命令行添加+protect选项，在代码前后加上编译指示，则生成对应的加密vp、svp文件，中间的部分被加密。 https://blog.csdn.net/woodhor ......
Verdi波形查看transaction+门控时钟+时钟切换+vcs的ucli+斐波那契LFSR和伽罗瓦LFSR
Verdi波形查看transaction 除了以下两个选项以外， +UVM_TR_RECORD +UVM_LOG_RECORD 还需要声明+UVM_VERDI_TRACE选项 +UVM_VERDI_TRACE=UVM_AWARE+RAL+TLM+MSG+HIER+PRINT 否则使用的是VC的环境抓 ......
vtool vcs编译并执行
# vcs编译并执行 命令：`vcs -full64 -sverilog test.sv` sverilog：表示支持systemverilog，如果只编译verilog不需要加 test.sv :这个可以是一个systemverilog/verilog文件，也可以是一个filelist -full ......
VCS
VCS处理流程 --首先把模块读进来 --按照固定的顺序放在队列，先执行没有延迟的语句 --active_region （执行UDP原语、display()、assign、阻塞赋值、非阻塞赋值的计算） --inactive_region #0 --Nonblocking assign region ......
#vcs#命令
VCS简介 vcs用于编译Verilog/SystemVerilog、生成仿真波形、覆盖率等。 仿真波形主要是通过verdi来查看，因此生成的波形文件为fsdb格式 ......
VCS 仿真脚本makefile样例
详细的参数介绍参考下面的博客 https://www.cnblogs.com/csjt/p/15581396.html 自己的makefile，注意 SEED = `date +%N` //随机种子的定义 取时间 SIM_COV = -cm line+cond+fsm+tgl+branch //代码 ......
VCS DVE 仿真时间回退
1、仿真不但可以向前执行，还可以将有用的仿真时间记录下来checkpoint,以后可以回退rewind 2、记录仿真时刻，点击菜单栏 add checkpoint 则在按钮右侧会生成checkpoint 3、在后期仿真过程中，可以选择早于当前时刻的任何一个checkpoint 4、点击rewind ......
VCS常用调试方法记录
VCS常用调试方法 1. 若编译VCS报错不明显，可在pkg注释掉`inlcude`单个或多个文件后再编译。简单来说：注释！调试！2. 若VCS报错信息 no endpackage，可能是pkg中的某个文件有误3. 调试编译除了可以用VCS也可用DVT来获取更多的报错信息来确定出错点4. 可以将ma ......
VCS基本编译参数
参考：VCS基本编译参数 - 知乎 (zhihu.com) 1. vcs常用编译选项： （1） 帮助文档 vcs -h 列出最常用的vcs编译和runtime选项 vcs -doc 在网页上显示vcs文档 vcs -ID 显示本机的一些信息以及VCS的版本信息 （2）license选项 vcs -l ......
数字asic流程实验（EX）VCS+Verdi前仿真&后仿真
数字asic流程实验（EX）VCS+Verdi前仿真&后仿真 1. 前言 写数字asic流程实验系列博客已经过去一年多了，现在也算结束了纯小白的状态，稍微有了一些数字前端开发经验。在老的系列教程里面用的前仿后仿工具还是modelsim，实际上业界主流工具还是功能更强大的VCS和Verdi。两个也都是 ......
VCS仿真验证实验
VCS仿真验证实验 Verilog代码 module top_dds( input clk, input rst_n, input [31:0] fword, input [09:0] pword, input [07:0] vword, output reg [11:0] data_0, outp ......
vcs
VCS 编译型verilog仿真器，先将.v文件转化为C文件，在linux下编译生成可执行文件，运行simv得到仿真结果 在实际工程中，通常使用VCS生成fsdb格式的波形文件，将其导入Verdi查看波形，代替DVE进行联合仿真。 在tb文件加入$vcdpluson(); --在仿真结束后会生成vc ......
数字验证——VCS使用
一，基础介绍 VCS用来编译仿真verilog/systemverilog，先将HDL源文件转化为C文件，在linux下编译和链接生成可执行文件，运行可执行文件即可得到仿真结果。 编译命令格式 ：vcs sourcefile [compile_time_option] （编译选项用来控制编译过程） ......
VCS用法
1.时钟频率点击，鼠标左键点击波形上升沿，中间滚轮点击，然后选择hz，就显示当前信号时钟频率。 2.窗口乱掉，找不到文件列表，右下角点击弹出选择instance。 3.bus地址查找，选择信号，然后蓝色框选择value，输入地址，点击左右找相同地址的操作。 ......
08-逻辑仿真工具VCS-mismatch
逻辑仿真工具VCS mismatch,预计的仿真结果和实际仿真结果不同,寻找原因? 首先考虑代码,,不要让代码跑到工具的盲区中 其次考虑仿真工具的问题 +race -- 将竞争冒险的情况写到文件中 不同仿真工具仿真出来的结果不同,不同版本的仿真器,仿真出来的结果不同 RTL级仿真和门级仿真结果不同 ......