2019.2 2019 modelsim vivado

由于大家的做法需要大量分类讨论和代码量，这里提供一种不怎么分类的，容易实现的做法。 首先，由于墙体会随时变化，所以直接对墙体本身维护不是很方便。 我们可以牺牲一点常数，对 \((i,j)\) 建立四个点 \(UL_{i,j},UR_{i,j},DL_{i,j},DR_{i,j}\) 分别表示 \(( ......

[GXYCTF2019]BabySQli 打开是一个登录页面 任意输入账号密码提示wrong user 输入admin提示wrong pass，说明有admin的账号 并且在页面源代码中发现一串经过编码后的字符串 经过base32和base64解码后得到SQL语句 使用万能密码进行尝试，得到do n ......

Paper Cutting Luogu AT_keyence2019_f 题面翻译 有一个 \((H+1)\times(W+1)\) 的网格，网格中有 \(H\) 条水平线和 \(W\) 条竖直线。 你需要执行 \(K\) 次操作，每次沿一条水平线或竖直线将网格切开。定义一次操作的权值为切割后网格被 ......

之前有一篇关于把Windows Server打造成工作站系统的[随笔]，其中的步骤完全基于手工操作，恐怕部分对系统不熟悉的朋友会找不到设置的入口。与其弄一堆截图写所谓的教程，还不如写一个程序来自动化处理。 init.ps1 Write-Host "`n正在启用声音服务" Set-Service -N ......

Overview 类似于Modelsim这样的软件，可以综合出RTL的实际逻辑电路，因此对于了解RTL到底层电路的映射是十分方便的。 Add to schemetic 最近想用schemetic看一下不等于!=这个运算符会综合出怎样的电路逻辑，因此用Modelsim跑了一个简单的demo，但在将测试 ......

洛谷传送门 LOJ 传送门 dp 好题。 首先有一个显然的状态，设 \(f_{i, x, y}\) 为第 \(i\) 列上下两格的颜色分别为 \(x, y\) 的方案数。但是这样做时间复杂度至少为 \(O(nm^2)\)，无法接受。 注意到全 \(0\) 列的转移是重复的。我们可以试着只在两个相邻非 ......

看看会不会咕/cf 除非极度不可做题，否则一般都是会写的。 每个题限时思考 \(30\min\)，如果有想法可以延长；然后自己写/看题解。 BJOI2019 P5322 排兵布阵 \(\color{blue}\texttt{以前做过}\) 比较水的，略。 P5323 光线 \(\color{blue ......

[GXYCTF2019]BabyUpload 打开靶场看到个上传文件的选项，应该是上传文件漏洞 上传个一句话木马文件尝试 <?php eval($_POST['cmd']);?> 提示不能带有php的后缀 改成jpg后缀，提示“上传类型也太露骨了吧！” 修改了Content-Type为image/j ......

[极客大挑战 2019]Secret File 1 审题 看到题目应该是一道简单的按照要求找flag的题目 知识点 跟着题目走 解题 一，查看源码 找到网站进入 点开发现 【注意它说没看清吗】 二，使用BP抓包试试 发现新出现了/action.php 抓到后放到Repeater中响应 得到一个新的网 ......

[SUCTF 2019]EasySQL 1 审题 判断SQL 知识点 SQL注入 解题 堆叠查询 输入1'，1",1 发现1有回显 开始爆库 1;show databases# 然后，爆表 1;show tables# 看到flag，想爆列的，但是select啥的都没用。 看了WP后发现大佬们的思路 ......

[强网杯 2019]随便注 1 审题 观察题目，判断可能是SQL注入，或者Linux命令执行，结合题目就是注入了 知识点 堆叠注入，handler命令执行，更改表名,预编译 知识点解析 堆叠注入 简单来说，堆叠注入就是按部就班一步步推出FLAG的位置。 首先，一般先查库名，再查表名。 然后，查出表名 ......

1.查看时序报告 对于intra-clock 小于300ps，inter-clock小于500ps 2.如果异步复位信号的撤销时间在Trecovery（恢复时间）和Tremoval（移除时间）之内，那势必造成亚稳态的产生，输出在时钟边沿的Tco后会产生振荡，振荡时间为Tmet（决断时间），最终稳定到 ......

1.常见的xdc约束命令 2.对异步时钟进行时序约束 对异步时钟组和时钟域交汇进行约束 在“Clock Interaction”（时钟交互）报告中可快速明确异步关系：无公用基准时钟的时钟对或者无公共周期（未扩展）的时钟对。即使时钟周期相同，从不同时钟源生成的时钟仍为异步关系。必须仔细审查异步“Clo ......

[GXYCTF2019]Ping Ping Ping 1 审题 由标题和内容，我们可以想到Linux的命令执行。 并且由内容/?ip=，看出用GET注入ip变量来读取flag 知识点 Linux的命令执行，空格的绕过 知识点详解 在Linux中，竖线符号 "|" 和分号符号 ";" 具有不同的作用。 ......

先考虑这个权值 \(\sqrt[c]{\prod\limits_{i = 1}^c V_i}\)。 感觉找不到好的方法算出精确值，但是能发现只用比大小。 于是考虑取个对数成 \(\frac{1}{c}\times \ln(\prod\limits_{i = 1}^c V_i) = \frac{1}{ ......

直接上方案 1)请确保您取消选中工具>选项>调试>常规下的选项：使用托管兼容模式和要求源文件与原始版本完全匹配。如下图： 2)请先取消选中编辑并继续选项，然后关闭您的旧解决方案，删除解决方案文件夹中的.vs隐藏文件夹，解决方案中的每个bin和obj文件夹。 3)最容易忽略的一点。右键启动项目>属性> ......

2016年3月，谷歌围棋人工智能机器人“阿尔法狗”与韩国棋手李世石进行较量，“阿尔法狗”获得比赛胜利，最终双方总比分定格在4:1。 首场人机大战结束后，“阿尔法狗”之父、德米斯·哈萨比斯表示，人工智能的下一步目标是让计算机自己学棋。也就是说，下个版本的“阿尔法狗”将从零开始，不接受人类的灌输的特定知 ......

运行cmd窗口 输入命令 rundll32.exe shell32.dll,Control_RunDLL desk.cpl,,0 弹出桌面图标设置窗口 ......

对于一些比较大的FPGA项目，包含较多的模块时，这是通过写脚本进行项目工程新建可能比vivado图形界面操作更方便。还有就是对原有项目进行拓展，记得笔者初学FPGA，都是复制了原项目，然后再更改代码，这样会导致工程很臃肿占用资源多，后来笔者就通过脚本来对工程进行备份或者移植。以下便是方法，先写好生成 ......

P5319 [BJOI2019] 奥术神杖 数学题。搞掉几何平均数的方法是左右取对数，然后变成一个经典的 \(0/1\) 分数规划问题。解决方法是二分答案后 AC 自动机 + DP。 P5322 [BJOI2019] 排兵布阵 简单题。随便 DP 即可，五分钟之内没想出这道题的赶快去加训。 P532 ......

ciscn_2019_es_2 栈迁移 read()存在溢出,但是只有0x30个位置不能拿到shell,所以考虑栈迁移 通过泄露参数s在栈上的位置,将payload写入栈上 迁移栈到参数s的位置,运行写入的payload拿到shell leaved => mov esp,ebp pop ebp #清 ......

ciscn_2019_s_3 ret2csu 在64位程序中可以通过栈溢出控制__lib_csu_init中的参数来控制rdx,rsi,edi寄存器 64位函数传入的参数依次存在寄存器rdi,rsi,rdx (顺序从左到右),返回值存在rax中 syscall函数会根据rax的值来调用函数,例如当r ......

ciscn_2019_n_5 ret2shellcode libc泄露 程序没有开启NX保护,并且是RWX权限可以运行段上代码 预期解:往name中写入shellcode,再利用get转跳到相应的.bss段上运行shellcode 非预期解:通过get泄露puts()地址,泄露libc地址,劫持程序 ......

ciscn_2019_ne_5 32位ROP劫持 程序逻辑 /bin/sh的替代方案sh 栈上覆盖 ROPgadgets查找字符串 GetFlag函数 1.GetFlag函数中把先前AddLog中加入的src变量赋给了dest,这里存在溢出 2.Print函数中有system函数,通过plt_sys ......

使用第三方编辑工具可以让开发代码变的更加高效，vscode是非常好用的第三方编辑器，下面我们演示如何vivado中设置 vscode 为第三方编译器 双击打开vivado程序 点击设置 选择代码编译器"Text Editor" 选择编辑器，里面包含Notepad++等各类编译器，但是我们要设置的VS ......

1.1Vitis概述 Vitis 统一软件平台可实现在 Xilinx 异构平台（包括 FPGA、SoC 和 Versal ACAP）上开发嵌入式软件和加速应用。它可为边缘、云和混合计算应用加速提供统一编程模型。 利用与高层次框架的集成，通过加速库采用 C、C++ 或 Python 进行开发，或者使用 ......

软件版本：VIVADO2021.1 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！ 1 概述 由于VIVADO图形化的编程方式中大量应用，所 ......

软件版本：VIVADO2021.1 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！ 1 概述 使用VIVADO基于图形化创新编程FPGA的方 ......

软件版本：VIVADO2021.1 操作系统：WIN10 64bit 硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！ 1 概述 XILINX作为FPGA全球老大，不仅仅是硬件 ......

Docker安装sqlserver-2019 一.新建挂载目录并赋权 mkdir sqlserver cd sqlserver mkdir -p /data/mssql #给目录赋予写的权限，不然在容器启动的时候，文件无法挂载 chmod -R 777 ./data/mssql 二.准备docker ......