526互联

verilog review

让 GPT-4 给开源项目 GoPool Review 社区贡献者的 PR - 每天5分钟玩转 GPT 编程系列(5)

[TOC] ## 1. 嘚瑟一下 你还记得那个宣称自己性能全网第一的 Golang Worker Pool 不？对，就是能够 [GoPool](https://github.com/devchat-ai/gopool)，据说作者拿着 GPT-4 只花了3天就把这个项目肝出来了。 > “那个人”发的介 ......
贡献者 GPT 贡献 项目 GoPool

Review

# 编程基础 ### 1、编程语言（Programming Language） ```text 通过有固定格式和固定词汇的“语言”来控制他人，让他人为我们做事情；同样，我们也可以通过”语言“来控制计算机，让计算机为我们做事情，这样的语言就叫做编程语言 ``` ### 2、编程语言的发展大概经历了以下 ......
Review

m基于双UW序列的数据帧检测verilog实现,含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，仿真结果如下： 2.算法涉及理论知识概要 "基于双UW序列的数据帧检测Verilog实现"是一种数字电路设计方案，旨在实现数据通信中的数据帧检测功能。该方案采用双UW（Unambiguous Word）序列作为同步序列，通过硬件描述语 ......
序列 testbench verilog 数据

m基于双PN序列的数据帧检测,帧同步verilog实现,含testbench

1.算法仿真效果 本系统进行Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 基于双PN序列的数据帧检测和帧同步是一种在通信系统中常用的技术，用于确保接收端正确地识别和解析传输的数据帧。在本文中，我将详细介绍基于双PN序列的数据帧检测的数学原理 ......
序列 testbench verilog 数据

m基于UW序列的数据帧检测,帧同步verilog实现,含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，仿真结果如下所示： 2.算法涉及理论知识概要 UW序列是一种特殊类型的伪随机二进制序列，通常用于数据帧检测和帧同步。UW序列具有以下特性： 平衡性：UW序列中的1和0的数量大致相等，确保序列具有良好的自相关性。 低互相关：不同UW序列 ......
序列 testbench verilog 数据

m基于PN序列的数据帧检测,帧同步verilog实现,含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 在数据通信系统中，数据帧检测与帧同步是一项重要的任务，用于确定数据传输中数据帧的起始位置和边界，以正确解析数据。基于PN（Pseudo-Noise）序列的帧同步技术 ......
序列 testbench verilog 数据

m基于FPGA的256点FFT傅里叶变换verilog实现,含testbench,不使用IP核

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 傅里叶变换（Fourier Transform）是一种重要的信号处理技术，用于将一个时域信号转换为频域表示，分析信号的频率成分。FFT（Fast Fourier T ......
testbench verilog FPGA 256 FFT

sublime配置Verilog环境

官网下载sublime 进入界面CTRL+shift+p，点击第一个，等待一会出现另一个搜索框 输入Chinese Localizations 汉化 输入verilog，选择出现的第一个即可 视图 >语法 >verilog即可自动补齐 ......
sublime Verilog 环境

卓越工程之如何做好Code Review

本文主要从我们为什么需要CR？CR面临哪些挑战？CR的最佳实践几个方面分析，希望可以给读者一些参考。 为什么需要CR？ 代码质量 定性来看，大家都认可Code Review（后文简称CR）能显著改善代码质量，但国内量化的研究结果比较少，以下引用业界比较知名的几个定量研究结果： Capers Jone ......
Review 工程 Code

Verilog-1995，2001，2005差异

1、Verilog 不同版本的差异 下图是Verilog各个阶段的关键字列表： 2、Verilog-1995 VS Verilog-2001 1、模块声明的扩展 （1） Verilog‐2001允许将端口声明和数据类型声明放在同一条语句中，例子如下： （2）Verilog‐2001中增加了ANSIC ......
差异 Verilog 1995 2001 2005

m基于FPGA的16QAM软解调verilog实现,含testbench

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
testbench verilog FPGA QAM 16

m基于FPGA的QPSK软解调verilog实现,含testbench和MATLAB辅助验证程序

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
testbench verilog 程序 MATLAB FPGA

verilog时序单元计数器

计数器 ①时序电路的行为决定了其只能通过always 块语句实现，通过关键词“posedge”和“negedge”来捕获时钟信号的上升沿和下降沿。在always 语句块中可以使用任何可综合的标志符。 ②在描述时序电路的always 块中的reg 型信号都会被综合成寄存器，这是和组合逻辑电路所不同的。 ......
时序 计数器 单元 verilog

verilog时序单元分频器

分频电路 2.2.1 简单的计数器 计数器实质是对输入的驱动时钟进行计数，所以计数器在某种意义上讲，等同于对时钟进行分频。例如一个最大计数长度为N=2^M(从0计数到N-1)的计数器，也就是寄存器位数为M,那么寄存器最高位的输出为N=2^M分频，次高位为N/2分频...例如下面的代码： module ......
分频器 时序 单元 verilog

m基于FPGA的带相位偏差16QAM调制信号相位估计和补偿算法verilog实现

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，Vivado2019.2仿真结果如下： Tttttttttttttt111112222222 将FPGA的仿真结果导入到matlab显示星座图。 Ttttttttttt333333333444444 2.算法涉及理论知识概要 从以下几 ......
相位 偏差 算法 信号 verilog

提升开发质量！Salesforce开发人员如何进行高效的代码Review？

代码审查是软件开发流程的重要组成部分。顾名思义，代码审查需要一位或多位开发人员审查另一位开发人员编写的代码，以确保： 代码没有任何错误，没有bug，也没有问题； 代码符合质量与样式指南的要求和标准； 代码完成了所有预期功能； 合并代码后，代码库仍然能够正常运行，且达到更好的状态。 这就是为什么代码审 ......
Salesforce 代码 人员 质量 Review

Sublime Text 插入头部注释插件【Verilog Gadget/File Header】

## 1、Verilog Gadget插件 ### 1.1、安装 直接在 *Install Package*工具栏安装即可。 ### 1.2、使用【只针对.v或者.sv文件】 在写Verilog中除了需要代码补齐外，还需要的一个功能是自动生成例化模板和自动生成可供仿真使用的TestBeach，对于输 ......
注释 头部 插件 Sublime Verilog

some words:brainstorm review identify implement analyse

Brainstorm means to have a disscussion to suggest lots of ideas for an activity or for solving a problem. eg. Let's brainstorm the next game planning. ......
brainstorm implement identify analyse review

m基于FPGA的256QAM调制信号产生模块verilog实现,包含testbench

1.算法仿真效果 本系统进行Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 将基带导入到MATLAB显示星座图： 2.算法涉及理论知识概要 256QAM调制是一种高阶调制方式，具有较高的传输速率和频谱效率。在数字通信系统中，如何产生256QAM调制信号是一个重要的问题 ......
testbench 模块 信号 verilog FPGA

m基于FPGA的各类存储器纯Verilog实现,包含testbench,包括RAM,SRAM等

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，Vivado2019.2仿真结果如下： ram SRAM 2.算法涉及理论知识概要 FPGA(Field Programmable Gate Array)是一种可编程逻辑器件，具有可重构性、高速度、低功耗等特点，被广泛应用于数字电路设 ......
存储器 testbench Verilog FPGA SRAM

m基于FPGA的带相位偏差64QAM调制信号相位估计和补偿算法verilog实现,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 将FPGA的仿真结果导入到matlab中，显示星座图，结果如下所示： 2.算法涉及理论知识概要 在现代通信系统中，调制技术是实现高速数据传输和频谱效率优化的重要手段。其中，64QAM调制技术 ......
相位 偏差 算法 testbench 信号

m基于FPGA的1024QAM调制信号产生模块verilog实现,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，Vivado2019.2仿真结果如下： 将1024调制信号导入到matlab显示星座图 2.算法涉及理论知识概要 本文将详细介绍基于FPGA的1024QAM调制信号产生模块。本文将从以下几个方面进行介绍：1024QAM调制信号的基本原 ......
testbench 模块 信号 verilog FPGA

verilog数的表示和定点化

1.数的表示 1.1 数制转换 十进制整数转换成其他进制数：“除基取余”：十进制整数不断除以转换进制基数，直至商为0。每除一次取一个余数，从低位排向高位。 十进制小数转换成其他进制数：乘基取整，直至ε，高位到低位；“乘基取整”：用转换进制的基数乘以小数部分，直至小数为0或达到转换精度要求的位数。每乘 ......
定点 verilog

m基于FPGA的桶形移位寄存器verilog实现,包含testbench

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
寄存器 testbench verilog FPGA

verilog 循环语句

循环语句 在Verilog HDL中存在着四种类型的循环语句，用来控制执行语句的执行次数。 1) forever 连续的执行语句。 2) repeat 连续执行一条语句 n 次。 3) while 执行一条语句直到某个条件不满足。如果一开始条件即不满足(为假)，则语句一次也不能被执行。 4) for ......
语句 verilog

verilog task/function 语句

task模块 任务task在模块中任意位置定义，并在模块内任意位置引用，作用范围也局限于此模块。 模块内子程序出现下面任意一个条件时，则必须使用任务而不能使用函数。 1）子程序中包含时序控制逻辑，例如延迟，事件控制等 2）没有输入变量 3）没有输出或输出端的数量大于 1 //任务task定义：如下代 ......
语句 function verilog task

m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： 仿真结果导入matlab可以看星座图： Quartusii18.0+Mo ......
载波 testbench verilog 系统 FPGA

m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： 将上面的各个信号放大，各个信号含义如下： Quartusii18.0+M ......
载波 testbench verilog 系统 DQPSK

浅谈Code Review

# 1. 什么是Code Review Code Review（CR）即代码评审，又名代码走查，是指对软件开发过程中编写的代码进行检查和评估的一种实践。它通常由其他团队成员、同事或专门的质量保证团队成员来执行。Code Review的目的是发现代码中的潜在问题、改进代码质量和可维护性，并确保代码符合 ......
Review Code

verilog代码注意事项

对于二维数组，[CH-1:0] [AW-1-3:0] addr_tmp，如果想将数组中每一个数都低位补3个0，得到 [CH-1:0] [AW-1:0] addr，正确的操作是： integer i; always@(*) begin for (i=0;i<CH;i=i+1) begin adddr[ ......
注意事项 事项 verilog 代码
共217篇  :4/8页 首页上一页4下一页尾页