526互联

testbench

通过状态机方法实现基于FPGA的维特比译码器,包含testbench测试文件

1.算法仿真效果 vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条，为8时路径变为128条。 (2<<(N-1))。所以viterbi译码 ......
译码器 译码 testbench 状态 文件

m基于FPGA的RGB转ycrcb颜色空间转换算法实现,包含testbench,对比三种转换方法

1.算法仿真效果 vivado2019.2仿真结果如下： 其中1为直接乘法公式计算； 2为移位法计算； 3为分布式计算； 2.算法涉及理论知识概要 人类获得信息的主要方式是视觉,通常情况下颜色有2种描述方式,一种是RGB色度空间表示,一种是 YCbCr色度空间表示。然而,普通的R GB颜色空间对视频 ......
算法 testbench 颜色 方法 ycrcb

基于FPGA的LFSR16位伪随机数产生算法实现,可以配置不同的随机数种子和改生成多项式,包含testbench

1.算法仿真效果 vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 LFSR（线性反馈移位寄存器）提供了一种在微控制器上快速生成非序列数字列表的简单方法。生成伪随机数只需要右移操作和 XOR 操作。LFSR 完全由其多项式指定。例如，6千-次多项式与每个项存在用方程 x 表示6+ x ......
随机数 多项式 算法 testbench 种子

m基于FPGA的PID控制器实现,包含testbench测试程序,PID整定通过matlab使用RBF网络计算

1.算法仿真效果 vivado2019.2、matlab2022a仿真结果如下： 2.算法涉及理论知识概要 PID控制器产生于1915年，PID控制律的概念最早是由LYAPIMOV提出的，到目前为止，PID控制器以及改进的PID控制器在工业控制领域里最为常见。PID控制器（比例-积分-微分控制器）， ......
控制器 PID testbench 程序 matlab

m基于FPGA的LDPC最小和译码算法verilog实现,包括testbench和matlab辅助验证程序

1.算法仿真效果 matlab2022a/vivado2019.2仿真结果如下： matlab仿真： 0.5码率，H是4608×9216的矩阵。 FPGA仿真： 对比如下： 2.算法涉及理论知识概要 LDPC译码分为硬判决译码和软判决译码。 硬判决译码又称代数译码，主要代表是比特翻转（BF）译码算法 ......
译码 算法 testbench verilog 程序

基于FPGA的医学图像中值滤波verilog实现,包括testbench和MATLAB验证程序

1.算法仿真效果 matlab2022a/Vivado2019.2仿真结果如下： 通过matlab产生带噪声医学图片： FPGA仿真： 通过MATLAB读取FPGA的仿真数据，并显示滤波后图像： 2.算法涉及理论知识概要 中值滤波是一种非线性数字滤波器技术，经常用于去除图像或者其它信号中的噪声。这个 ......
中值 testbench 图像 verilog 医学

基于状态机方法的按键消抖模块FPGA实现,包括testbench

1.算法仿真效果 vivado2019.2仿真结果如下： 系统RTL图： 2.算法涉及理论知识概要 状态机，FSM（Finite State Machine），也称为同步有限状态机从。指的是在同步电路系统中使用的，跟随同步时钟变化的，状态数量有限的状态机，简称状态机。 状态机分类 根据状态机的输出是 ......
按键 testbench 模块 状态 方法

基于FPGA的HDB3编译码verilog实现,包括testbench

1.算法仿真效果 vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中，有些场合可不经过载波调制和解调过程，而对基带信号进行直接传输。采用AMI码的信号交替反转，有可能出现四连零现象，这不利于接收端的定时信号提取。而HDB3码 ......
译码 testbench verilog FPGA HDB3

基于FPGA的LMS自适应滤波器verilog实现,包括testbench

1.算法仿真效果 vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 自适应算法是数字信号处理（DSP）的主体。它们被用于各种应用，包括声学回声消除、雷达制导系统、无线信道估计等。 自适应算法用于估算随时间变化的信号。有许多自适应算法，如递归最小二乘（RLS）和卡尔曼滤波，但最常用的是 ......
滤波器 testbench verilog FPGA LMS

基于FPGA的Hamming编译码verilog开发实现,包括testbench测试程序

1.算法仿真效果 vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 汉明码（Hamming Code），是在电信领域的一种线性调试码，以发明者理查德·卫斯里·汉明的名字命名。汉明码在传输的消息流中插入验证码，当计算机存储或移动数据时，可能会产生数据位错误，以侦测并更正单一比特错误。由 ......
译码 testbench Hamming verilog 程序

基于FPGA的16QAM调制器verilog实现,包括testbench,并通过MATLAB显示FPGA输出信号的星座图

1.算法仿真效果 matlab2022a/vivado2019.2仿真结果如下： 将FPGA仿真的数据导出，然后在matlab中将数据通过噪声之后，可以得到如下的星座图效果。 fpga工程版本信息： <?xml version="1.0" encoding="UTF-8"?> <!-- Produc ......
调制器 FPGA testbench 信号 verilog

基于FPGA的低通滤波器,通过verilog实现并提供testbench测试文件

1.算法仿真效果 matlab2022a仿真结果如下： 2.算法涉及理论知识概要 FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应 ......
滤波器 testbench verilog 文件 FPGA

Verilog实现FIR低通滤波器,vivado平台开发,包含testbench

1.算法仿真效果 vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响 ......
滤波器 testbench Verilog vivado 平台

Testbench——$readmemh和$readmemb

这两个系统任务是用来从指定文件中读取数据到寄存器数组或者RAM、ROM中。除了可以在仿真的任何时刻被执行使用外，根据综合工具的不同，也可以用来对RAM或者ROM进行初始化（Vivado支持）。对于$readmemb和$readmemh系统任务，每个数字可以是二进制和十六进制数字。 使用格式共6种： ......
Testbench readmemh readmemb

基于FPGA的AES加密解密vivado仿真,verilog开发,包含testbench

1.算法描述 AES, 高级加密标准, 是采用区块加密的一种标准, 又称Rijndael加密法. 严格上来讲, AES和Rijndael又不是完全一样, AES的区块长度固定为128比特, 秘钥长度可以是128, 192或者256. Rijndael加密法可以支持更大范围的区块和密钥长度, Rijn ......
加密解密 testbench verilog vivado FPGA

基于FPGA的直接序列扩频通信verilog设计,包括汉明编译码,扩频解扩,同步模块以及testbench

1.算法描述 与很多的通信技术类似，扩频技术最初也应用于保密通信和制导系统等军事技术。除了在军事通信中的应用，扩频技术在无线通信领域也有发展。目前扩频通信技术已经在测距、卫星通信、GPS导航定位、移动通信、电子对抗、跟踪、遥控和蓝牙技术等方面广泛应用。扩频通信技术具有很多独特的优点：具有抗干扰能力强 ......
译码 序列 testbench 模块 verilog

对计数器电路编写testbench

对一个计数器电路编写测试平台进行功能验证。电路功能：（1）BCD码计数，从8’h00~8’h59范围的60进制循环计数。（2）同步复位功能（reset是复位信号）。（3）加载初始值功能（load是加载控制信号，data是加载数据）。（4）计数动作允许功能（cin是计数使能信号）。（5）动作优先级：复 ......
计数器 testbench 电路

排序电路的testbench和覆盖率应用

被测电路功能：（1）输入3个数据，按照由小到大的顺序排列输出。 （2）低电平系统复位；输出与时钟同步。 代码如下： 查看代码 module sort3(clk, xrst, a, b, c, ra, rb, rc); input clk,xrst; input[3:0] a,b,c; output[ ......
覆盖率 testbench 电路
共78篇  :3/3页 首页上一页3下一页尾页