原语xilinx fpga

1. 串口发送字节数据——基于FPGA的串口发送数据实验

1. 通用异步收发传输器(universal asynchronous receiver/transmitter, UART)传输一个字节的数据 1.1 设计前的思考 首先进行单字节模块设计 串口通信模块设计的目的是用来发送数据的,因此需要有一个数据输入端口 串口通信,支持不同的波特率,所以需要有一 ......
串口 数据 字节 FPGA

FPGA高级

流水线设计 ......
FPGA

Gowin_9K FPGA开发板介绍

一 板卡简介 高云半导体 GW1NR 系列 FPGA 产品是高云半导体小蜜蜂® (LittleBee® ) 家族第一代产品,是一款系统级封装芯片,在 GW1N 基础上集成了丰富容量 的存储芯片,同时具有低功耗、瞬时启动、低成本、非易失性、高安全性、 封装类型丰富、使用方便灵活等特点。 Gowin_9 ......
Gowin FPGA 9K

FPGA开发板实验目录

数字逻辑基础实验 实验文件夹名称 实验说明 lab1 4位并入串出移位寄存器 lab2 4位串入串出移位寄存器 lab3 5位串入并出移位寄存器 lab4 8线-3线编码器 lab5 8线-3线优先编码器 lab6 38解码器 lab7 D触发器 lab8 FIFO lab9 JK触发器 lab10 ......
目录 FPGA

基于Xines广州星嵌OMAPL138 DSP+ARM+FPGA无人机避障系统

基于Xines广州星嵌OMAPL138 DSP+ARM+FPAGA硬件平台、毫米波雷达平台以及大疆的无人机平台,开发了一套将毫米波雷达与单目视觉相融合的无人机自主避障演示系统;并利用该无人机自主避障演示系统做了避障飞行实验,初步验证了融合方案在无人机自主避障飞行中的可行性。 框架解析: 前端由Xil ......
无人机 系统 Xines OMAPL FPGA

FPGA开发之Vivado安装及HLS环境配置

FPGA开发之Vivado安装及HLS环境配置 FPGA开发之Vivado安装及HLS环境配置,并实现流水灯实例_鸡腿堡堡堡堡的博客-CSDN博客 ......
环境 Vivado FPGA HLS

m基于PN导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发,测试结果如下 局部放大之后: 我们可以看到,带有频偏的基带信号o_I_fre和o_Q_fre得到了有效的频偏补偿,其补偿后的数据o_Ir和o_Qr和原始的基带数据基本一致。 2.算法涉及理论知识概要 基于PN导频序列和CORDIC算法 ......
基带 序列 算法 testbench 数据

lattice crosslink开发板mipi核心板csi测试dsi屏lif md6000 fpga

1. 概述 CrossLink开发板,是用Lattice的芯片CrossLink 家族系列的,LIF-MD6000-6JM80I。该芯片用于桥接视频接口功能,自带2路MIPI硬核的功能,4 LANE MIPI的功能,支持高速率 1.5Gbps 。 其他普通IO支持1.2Gbps速率,支持5路MIPI ......
crosslink 核心 lattice 6000 fpga

lattice crosslink开发板mipi核心板csi测试dsi屏lif md6000 fpga 常见问题解答

1. 概述 CrossLink开发板,是用Lattice的芯片CrossLink 家族系列的,LIF-MD6000-6JM80I。该芯片用于桥接视频接口功能,自带2路MIPI硬核的功能,4 LANE MIPI的功能,支持高速率 1.5Gbps 。 其他普通IO支持1.2Gbps速率,支持5路MIPI ......
crosslink 常见问题 核心 常见 lattice

米联客MLK-CK04 AMD FPGA核心模块硬件手册

1 产品概述 MLK-CK04-7K325是米联客电子H系列开发平台的全新高端产品。其核心模块集成电源管理:Kintex MLK-CK04-7K325 :1.0V核心电源,最大输出24A。用户基于核心模块设计功能底板(提供功能底板设计方案)。降低项目功能底板设计难度和生产成本,加速项目开发。其应用领 ......
模块 核心 手册 硬件 MLK-CK

m基于uw导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发,测试结果如下: 我们可以看到,带有频偏的基带信号o_I_fre和o_Q_fre得到了有效的频偏补偿,其补偿后的数据o_Ir和o_Qr和原始的基带数据基本一致。 2.算法涉及理论知识概要 基带数据帧频偏估计和补偿是一种用于纠正数字通信系 ......
基带 序列 算法 testbench 数据

FPGA结构

FPGA:Field Programmable Gate Arrays Composed of: CLBs (Configurable Logic Blocks): Perform logic 可编程逻辑功能块 IOBs (input/output Buffers): interface with ......
结构 FPGA

Xines广州星嵌全新FPGA开发板—OMAPL138/C6748 DSP+ARM+FPGA

1 开发板简介 XQ138F-EVM是一款基于广州星嵌TI OMAP-L138(浮点DSP C6748+ARM9) +Xilinx Spartan-6 FPGA核心板SOM-XQ138F设计的开发板,它为用户提供了SOM-XQ138F核心板的测试平台,用于快速评估SOM-XQ138F核心板的整体性能 ......
FPGA 全新 Xines OMAPL 6748

Xilinx平台以太网接口(二)系统架构

汇总篇: Xilinx FPGA平台以太网接口(汇总篇)_xilinx ethernet_子墨祭的博客-CSDN博客 一、系统架构 基于TOP-DOWN的设计思路,我们首先需要了解基于FPGA的以太网接口设计的系统模型: MAC是媒体访问控制器。以太网MAC由IEEE-802.3以太网标准定义。它实 ......
以太网 架构 接口 Xilinx 系统

Xilinx平台以太网接口(一)TCP-IP基础

汇总篇: Xilinx FPGA平台以太网接口(汇总篇)_xilinx ethernet_子墨祭的博客-CSDN博客 本系列文章基于xilinx三速以太网IP进行学习介绍。 在完成以太网通信实验之前,必须要对以太网基础知识进行了解。时间充裕的可以看看《图解TCP/IP》作为扫盲。本文重点对以太网帧结 ......
以太网 接口 基础 Xilinx TCP-IP

【FPGA项目】沙盘演练——基础版报文收发

第1个虚拟项目 1. 前言 点灯开启了我们的FPGA之路,那么我们来继续沙盘演练。 用一个虚拟项目,来入门练习,以此步入数字逻辑的大门。 Key Words:FIFO 、SOF 、EOF、计数器、缓存、时序图、方案设计 2. 项目要求 1) 输入报文长度64~2048字节; 2) 输入报文之间最小间 ......
报文 沙盘 基础 项目 FPGA

Lattice下载器高速编程器HW-USBN-2B fpga仿真器ispdown烧录器

1.概述 HW-USBN-2B 编程烧录Lattice所有芯片,速度非常快。支持Lattice FPGA芯片在线稳定仿真、烧录、加密,支持Lattice CPLD烧录。支持外部配置FLASH、PROM配置烧录。 HW-USBN-2B,特点是很快的速度,30Mb/s,是HW-USBN-2A的下载速度1 ......
烧录器 仿真器 Lattice HW-USBN ispdown

通过FPGA实现基于RS232串口的指令发送并控制显示器中目标位置

1.算法理论概述 通过FPGA实现基于RS232串口的指令发送并控制显示器中目标位置是一种常见的应用场景,用于实现对显示器中目标位置的控制。该系统利用FPGA芯片作为主控制器,通过RS232串口与计算机或其他设备进行通信,接收指令并解析,然后控制显示器中目标位置的移动。该系统的主要原理是利用FPGA ......
串口 指令 显示器 位置 目标

01AMD FPGA vitis-vivado软件快速入门课程

软件版本:vitis2021.1(vivado2021.1) 操作系统:WIN10 64bit 硬件平台:适用AMD-XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"SOC|SOC社区-www.uisrc.com视频课程、答疑解惑! 1 概述 本实验通过一个基本的FPGA工程创 ......
vitis-vivado 课程 vivado vitis 软件

米联客AMD FPGA/SOC 2024版本课程序言

序1: FPGA芯片是硬件技术而FPGA编程又称为硬件编程语言和流行的各类软件编程语言C/C++、JAVA、python等相比,掌握基础的硬件编程语言不是难事,难点是FPGA在每个专业领域的应用,只有充分理解了FPGA,并且具有对自己所处行业专业背景认知,才能真正理解FPGA应该用在什么场合更加合适 ......
序言 版本 课程 2024 FPGA

米联客 2024 版 FPGA 课程快速入口课程-目录速览(网页版没有页码)

目录 米联客 2024 版 FPGA 课程快速入口课程 1 01AMD FPGA vitis-vivado软件快速入门课程 9 1 概述 9 2 新建VIVADO工程 9 3 添加代码管理文件夹 12 4添加PLL IP核 12 5 新建工程文件 18 6完善RTL代码 22 7 添加管脚约束文件 ......
课程 页码 入口 网页 目录

K7 325T PXIe x8 FPGA载板

概要 QT7050是一款基于PXIe总线的3U通用载板,板载一个HPC形式的FMC连接器。板卡选用高性价比的Kintex-7系列FPGA处理芯片XC7K325T-FFG900,板载2组2GBDDR3 SDRAM内存,支持1个Micro USB转接UART口,1个Micro USB转JTAG或者1个1 ......
325T FPGA PXIe 325 K7

基于SMQ7VX690T FPGA +FT-6678 DSP 6U VPX双FMC载板

概要 QT7041G-DSP是一款基于6U VPX架构,主体芯片采用国微SMQ7VX690T芯片作为主处理器、1片银河飞腾DSP处理器FT-6678做为协处理芯片的6U VPX标准双FMC载板。可对外部传入的数据处理分析,具备强大的运算能力。 可用于软件无线电系统,基带信号处理,无线仿真平台,高速图 ......
6678 690T FPGA SMQ7 SMQ

V7 690T PCIe3.0x8 FMC FPGA载板

概要 QT7011是一款PCIex8总线的FPGA处理板和FMC子卡载板。它基于Xilinx公司的Xilinx Virtex-7系列FPGA中的XC7VX690T FPGA,外挂8GByteDDR3/64bit,支持PCIe3.0x8,FMC-HPC连接器,可灵活扩展不同功能及接口的FMC子卡;同时 ......
PCIe3 690T PCIe FPGA 690

m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小

1.算法仿真效果 其中Vivado2019.2仿真结果如下: 没有costas环,频偏对基带数据的影响 加入costas环的基带数据 2.算法涉及理论知识概要 Costas环是一种用于载波同步的常见方法,特别是在调制解调中,它被广泛用于解调相位调制信号,如二进制调相(BPSK)或四进制调相(QPSK ......
载波 testbench 大小 verilog costas

米联客FPGA MLK-F11-CK03开发板硬件手册

1 整体概述 Kintex MK7325FB系列开发平台是米联电子推出的一款高端产品。 主要特色是: 高性价比: 核心板集成电源管理:1.0V核心电源,最大输出24A 核心板+底板设计:用户基于核心板设计功能底板(提供底板设计方案)。降低项目底板设计难度和生产成本,加速项目开发。 设计紧凑:核心板6 ......
手册 硬件 MLK-F FPGA MLK

lattice crosslink开发板mipi核心板csi测试dsi屏lif md6000 fpga

1. 概述 CrossLink开发板,是用Lattice的芯片CrossLink 家族系列的,LIF-MD6000-6JM80I。该芯片用于桥接视频接口功能,自带2路MIPI硬核的功能,4 LANE MIPI的功能,支持高速率 1.5Gbps 。 其他普通IO支持1.2Gbps速率,支持5路MIPI ......
crosslink 核心 lattice 6000 fpga

m基于插入导频相关峰判决法的基带信号跳频图样识别FPGA实现,包含testbench

1.算法仿真效果 Vivado2019.2仿真结果如下: 本案例通过不同的跳频同样,在基带数据中插入不同的PN序列,然后在接收到,基于PN序列相关峰的检测识别,来判决当前基带数据对应的跳频图样实现跳频通信。这里数据是基于基带数据来进行测试的。 2.算法涉及理论知识概要 插入导频: 跳频信号在传输过程 ......
基带 图样 testbench 信号 FPGA

FPGA

支撑某项目FPGA验证,学习开发环境,查阅资料如下: derive_pll_clocks: 时序分析——Derive PLL Clocks(生成PLL时钟)-面包板社区 (eet-china.com) derive_clock_uncertainty: ......
FPGA

FPGA芯片结构介绍及工作原理解析

FPGA工作原理与简介 如前所述,FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的,即解决了定制电路的不足,又克服了原有可编程器件门电路有限的缺点。 由于FPGA需要被反复烧写,它实现组合逻辑的基本结构不可能像ASIC ......
芯片 原理 结构 FPGA