常见fpga
常见开源协议介绍
搬砖: https://zhuanlan.zhihu.com/p/569905141 借用乌克兰程序员Paul Bagwell的分析图  纯异步设计。读写时钟异步。 2) FIFO空满标志 3)支持FLUSH操作。4)FIFO深度及位宽可扩展。其中深度支持2的整数幂；位宽支持任意可配。5) 支持读写时钟 ......
FPGA串口闭环收发小程序，支持9600和115200速率，
FPGA串口闭环收发小程序，支持9600和115200速率，ID:6520608282854488 ......
基于fpga CRC校验算法实现 CRC16 CRC32可任意支持模式 CRC
基于fpga CRC校验算法实现CRC16 CRC32可任意支持模式CRC8等ID:6939608202181442 ......
fpga 以太网w5500 SPI传输80MHz，Alter FPGA verilog udp驱动源码，8个SOCKET都可用，SPI频率支持80MHZ,硬
fpga 以太网w5500 SPI传输80MHz，Alter FPGA verilog udp驱动源码，8个SOCKET都可用，SPI频率支持80MHZ,硬件验证以通过 。w5500 ip 核 w5500 软核 实测网络传输速度8.5M/s，学习必用之良品ID:1399607465825157 ......
fpga 以太网w5500 SPI传输80MHz FPGA verilog TCP客户端驱动源码，8个SOCKET都可用，SPI频率80MHZ,硬件验
fpga 以太网w5500 SPI传输80MHz FPGA verilog TCP客户端驱动源码，8个SOCKET都可用，SPI频率80MHZ,硬件验证以通过 。w5500 ip 核 w5500 软核，还有TCP服务端和UDP模式，联系联系我要那个，默认发TCP客户端。这个代码是用fpga驱动和使用 ......
fpga 以太网w5500,SPI传输80MHz， Alte A收发verilog软核 ip核源码,W5500以太网模块， 1个SOCKET，需要多个
fpga 以太网w5500,SPI传输80MHz， Alte A收发verilog软核 ip核源码,W5500以太网模块， 1个SOCKET，需要多个SOCKET的可以做为参照进行修改，从而实现多个SOCKET的使用，学习必用之良品，还有51 stm32驱动源码需要的可联系？这个代码只为描述w550 ......
【gorm】常见问题解决方案
1、在使用gorm访问数据后，隔一段时间请求接口，则输出 invalid connection ? 这是因为数据连接数据库后，并没有在访问后立即执行close()；而mysql中有相关配置，当超时后，主动关闭服务，导致下次访问mysql出现以上错误。 SHOW VARIABLES LIKE '%ti ......
FPGA sataII sataIII 固态存储 文件系统FPGA sata2 sata3 固态存储
FPGA sataII sataIII 固态存储 文件系统FPGA sata2 sata3 固态存储 1.支持xilinx全系列 FPGA器件2.提供文件系统3.提供硬件解决方案4.移植方便，相当于操作fifo接口就可以了，根据记录行程文件 ID:5510000598067161402 ......
Verilog PID调节器基于fpga的Verilog PID调节器源码
Verilog PID调节器基于fpga的Verilog PID调节器源码ID:2220597454912833 ......
FPGA verilog can mcp2515 altera xilinx工程 代码 程序 .
FPGA verilog can mcp2515 altera xilinx工程 代码 程序...altera、xilinx工程 均提供...标准帧、扩展帧 均提供...提供仿真激励文件testbench资料包清单：1.程序：altera/xilinx工程代码、Verilog/testbench均提 ......
fpga can控制器Verilog，节省你的电路板面积 ...altera、xilinx工
fpga can控制器Verilog，节省你的电路板面积...altera、xilinx工程 均提供...标准帧、扩展帧 均提供...提供仿真激励文件testbench资料包清单：1.程序：altera/xilinx工程代码、Verilog /testbench均提供。代码均在电路板验证，本店有对应 ......
频谱仪设计基于FPGA的频谱仪设计，可以测试分析多种频率的频谱，分辨率100HZ，配套资料多达100M，东西复杂
频谱仪设计基于FPGA的频谱仪设计，可以测试分析多种频率的频谱，分辨率100HZ，配套资料多达100M，东西复杂ID:982500594354361311 ......
【资料分享】Zynq-7010/7020工业核心板规格书（双核ARM Cortex-A9 + FPGA，主频766MHz）
1 核心板简介 创龙科技SOM-TLZ7x是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业核心板，处理器集成PS端双核ARM Cortex-A9 + PL端Artix-7架构28nm可编程逻辑资源，通过工业级B2B连接器引出千兆网 ......
Python中保留浮点数小数位数的几种常见方法
使用round()函数： number = 3.14159 rounded_number = round(number, 2) print(rounded_number) # 输出: 3.14 使用字符串格式化： number = 3.14159 formatted_number = '{:.2f} ......
Xilinx XCZU7EV评估板规格书（四核ARM Cortex-A53 + 双核ARM Cortex-R5 + FPGA，主频1.5GHz）
1 评估板简介 创龙科技TLZU-EVM是一款基于Xilinx UltraScale+ MPSoC系列XCZU7EV高性能处理器设计的高端异构多核SoC评估板，处理器集成PS端（四核ARM Cortex-A53 + 双核ARM Cortex-R5） + PL端UltraScale+架构可编程逻辑资源 ......
【资料分享】Xilinx XCZU7EV工业核心板规格书（四核ARM Cortex-A53 + 双核ARM Cortex-R5 + FPGA，主频1.5GHz）
1 核心板简介 创龙科技SOM-TLZU是一款基于Xilinx UltraScale+ MPSoC系列XCZU7EV高性能处理器设计的高端异构多核SoC工业核心板，处理器集成PS端（四核ARM Cortex-A53 + 双核ARM Cortex-R5） + PL端UltraScale+架构可编程逻辑 ......
fpga 单精度 verilog 浮点数 pid 根号 加 减 乘 除 转 整数转浮点数 小数 代码
fpga 单精度 verilog 浮点数 pid 根号 加 减 乘 除 转 整数转浮点数 小数 代码资料包清单：1.e01_fpu_single_precision_float：单精度浮点数计算（加减乘除根号）单元altera工程代码2.e02_float_to_int ：浮点数转整数altera工 ......
STM32F103 FPGA架构多轴运动控制器 控制卡硬件方 基于STM32F103与FPGA架构
STM32F103 FPGA架构多轴运动控制器 控制卡硬件方基于STM32F103与FPGA架构的四轴运动控制器硬件方案，资料包括原理图与PCB图，没有源码。基于STM32F103与FPGA架构的多轴运动控制器控制卡的硬件方案。该方案提供了四轴运动控制器的硬件设计资料，包括原理图和PCB图，但没有提 ......
FPGA电机控制源码(verilog+nios2架构)FPGA电机控制源码, 方案为单FPGA方案才用底层verilog + 应用层nios2的
FPGA电机控制源码(verilog+nios2架构)FPGA电机控制源码, 方案为单FPGA方案才用底层verilog + 应用层nios2的软件架构，很具有学习价值。包括编码器模块算法， 坐标变换算法， 矢量调制算法等等。注：此代码不适合新手小白。FPGA电机控制源码是一个用于控制电机的程序代码 ......
FPGA开发板全套图纸 Altium原理图 PCB Zedb 多层板绘制参考设计，学习真实产品十层板PCB设计，有四个电源层
FPGA开发板全套图纸 Altium原理图 PCB Zedb 多层板绘制参考设计，学习真实产品十层板PCB设计，有四个电源层，学习电源层分割，有六个信号层，学习BGA，器件布局，信号如何走线的。Altium designer 10层高速数字电路开发板，学习资料。高速数字电路布线。极好的学习案例，市场 ......
fpga svpwm算法 fpga svpw算法，矢量调制调制基于FPGA，具有过调制，同步调制，异步调制功能。
fpga svpwm算法 fpga svpw算法，矢量调制调制基于FPGA，具有过调制，同步调制，异步调制功能。带死区输出模块，主图为io口直接滤波后的效果。FPGA是一种可编程逻辑器件，可以用于实现各种数字电路功能。在这里，FPGA被用于实现矢量调制调制算法，即SVPWM算法。SVPWM算法是一种 ......