526互联

时序 信号 行为verilog

认知行为疗法-中对认知的理解

认知行为疗法不能够光讲道理，必须得把思考问题的逻辑讲清楚，也就是信息加工的过程。因为只讲结果是不被人理解的，人跟人之间的差异，他对信息加工方式是不一样，得出结果是不一样。 如果只告诉我，我要去做什么，但是我的大脑信息加工的结果告诉我，可能要做别的，或者说我压根不知道做什么，那么我在做这件事情的时候是 ......
疗法 行为

Linux的信号管理 [补档-2023-07-30]

信号 11-1简介： ​ 信号只是表示某个信号，不可以携带大量信息，信号需要满足特点的条件才会产生。是一种特别的通信手 段。 11-2 信号机制： ​ 假设有两个进程A,B，现在进程A给进程B发送信号，进程B在收到信号之前会执行自己的代码，当收到 信号后，无论执行到了哪里，都要暂停执行然后去处理信号 ......
信号 Linux 2023 07 30

Dating Java8系列之通过行为参数化传递代码

给我馍馍/文 引言 作为技术开发人员，我们无法保证我们写出来的代码的可用时间和保质期，也许今天刚上线的一个功能，等到明天就因为需求变动不得不进行更改。 为什么会不断的变化 作为技术人员，我们当然希望需求能循序渐进地平稳过度，但往往事与愿违，对于其原因我简单总结为以下几点。 用户导向，用户和市场是风向 ......
行为 参数 代码 Dating Java8

设计模式—行为型模式之状态模式

设计模式—行为型模式之状态模式 状态（State）模式：对有状态的对象，把复杂的“判断逻辑”提取到不同的状态对象中，允许状态对象在其内部状态发生改变时改变其行为。 状态模式包含以下主要角色： 环境类（Context）角色：也称为上下文，它定义了客户端需要的接口，内部维护一个当前状态，并负责具体状态的 ......
模式 设计模式 状态 行为

Docker：docker部署influxdb时序数据库

拉取镜像 # 拉取镜像 docker pull influxdb:2.1.1 启动镜像 # 创建并启动容器 docker run --name influxdb -p 8086:8086 --restart always -e DOCKER_INFLUXDB_INIT_USERNAME=admin ......
时序 influxdb 数据库 数据 Docker

通信系统中ZF,ML,MRC以及MMSE四种信号检测算法误码率matlab对比仿真

1.算法运行效果图预览 2.算法运行软件版本 matlab2022a 3.算法理论概述 通信系统中ZF（Zero Forcing，零迫）、ML（Maximum Likelihood，最大似然）、MRC（Maximum Ratio Combining，最大比合并）和MMSE（Minimum Mean ......
误码率 误码 算法 信号 matlab

游戏AI行为决策——MLP（多层感知机/人工神经网络）

游戏AI行为决策（特别篇）——MLP（附代码与项目） 你一定听说过神经网络的大名，你有想过将它用于游戏AI的行为决策上吗？其实在（2010年发布的）《最高指挥官2》中就有应用了，今天请允许我班门弄斧一番，与大家一同用C#实现最经典的神经网络——多层感知机（Multilayer Perceptron， ......
神经网络 多层 人工 神经 行为

VIVADO 时序约束3

1.查看时序报告 对于intra-clock 小于300ps，inter-clock小于500ps 2.如果异步复位信号的撤销时间在Trecovery（恢复时间）和Tremoval（移除时间）之内，那势必造成亚稳态的产生，输出在时钟边沿的Tco后会产生振荡，振荡时间为Tmet（决断时间），最终稳定到 ......
时序 VIVADO

时序约束2 常用指令

外部时钟输入的约束如下： create_clock -period (clock period) -name (clock name) -waveform { (Traise), (Tfall) } [get_ports (clock port name)] 已建立的时钟改名 create_gene ......
时序 指令 常用

vivado 时序约束1

1.常见的xdc约束命令 2.对异步时钟进行时序约束 对异步时钟组和时钟域交汇进行约束 在“Clock Interaction”（时钟交互）报告中可快速明确异步关系：无公用基准时钟的时钟对或者无公共周期（未扩展）的时钟对。即使时钟周期相同，从不同时钟源生成的时钟仍为异步关系。必须仔细审查异步“Clo ......
时序 vivado

【技术推荐】我愿称之为开源界最好用的行为验证码

作为一个混迹开源界多年的技术人，以往开发的项目中用过了许多验证码工具，比较经典选择的的有 easy-captcha，但是它支持简单的图形、gif、中文、算术等类型验证码。直到我遇见了 tianai-captcha，我愿称之为开源界最好用的行为验证码。 tianai-captcha 简介 tianai ......
行为 最好 技术

设计模式—行为型模式之策略模式

设计模式—行为型模式之策略模式 策略（Strategy）模式定义了一系列算法，并将每个算法封装起来，使它们可以相互替换，且算法的变化不会影响使用算法的客户。属于对象行为模式。 策略模式的主要角色如下。 抽象策略（Strategy）类：公共接口，各种不同的算法以不同的方式实现这个接口，环境角色使用这个 ......
模式 设计模式 策略 行为

前端开发笔记[6]-基于Gradio的力声信号分析界面

摘要 基于Gradio的力声信号分析界面,实现Gradio页面内嵌html代码和svg图像; 备注 仅用作前端开发练习，不保证其中的信号处理方式及数据分析的学术性。 开源地址 [https://gitee.com/qsbye/pear-dsp-gradio] 平台信息 "pyaudio~=0.2.1 ......
前端 信号 界面 笔记 Gradio

Verilog Review

Agenda 目的 Verilog概述 Verilog建模 模块 模块组成 书写建议 时延 Verilog基本语法 标识符 可读性 注释 空格 数据类型 操作数 运算符 条件语句 循环语句 函数 Verilog for design module 端口 数据类型 例化模块 参数化 行为描述 过程赋值 ......
Verilog Review

为什么 fft 前需要对信号加窗

为什么要加窗 每次 FFT 变换只能对有限长度的时域数据进行变换。如果截断的时间长度不是周期的整数倍，那么，截取后的信号将会存在泄漏（例如，一个正弦波的 FFT 本该是一个冲击点，截断不准确的话冲击点两侧会有大量泄漏）。 需要使用加权函数，也叫窗函数。加窗主要是为了使时域信号似乎更好地满足 FFT ......
信号 fft

java split 无效 ，由于split()函数的默认行为是去除匹配分隔符周围的空格，导致程序运行不符合预期

java split 无效 ，由于split()函数的默认行为是去除匹配分隔符周围的空格，导致程序运行不符合预期 Java split 无效的原因及解决方法 在Java编程中，我们经常需要对字符串进行拆分，常用的方法之一就是使用split()函数。然而，有时候我们会发现使用split()函数无效，即 ......
分隔符 split 空格 函数 行为

19 Verilog语法_低功耗设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的低功耗设计，需要掌握几种低功耗设计的方法。 2低功耗简介 低功耗技术在当今得到越来越广泛的发展，在你的身边 ......
功耗 语法 Verilog 19

18 Verilog语法_FIFO设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法的FIFO设计，需要掌握FIFO的基本原理，掌握同步FIFO和异步FIFO的结构。 2同步FIFO FI ......
语法 Verilog FIFO 18

16 Verilog语法_复位设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的复位设计，需要掌握复位电路的同步复位、异步复位、异步复位同步化和异步复位同步释放。 2复位电路简介 为确保 ......
语法 Verilog 16

17 Verilog语法_时钟分频设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的时钟分频设计，需要掌握时钟的特性，以及如何进行时钟分频设计。 2时钟分频 在FPGA的硬件电路设计中，PC ......
时钟 语法 Verilog 17

15 Verilog语法_跨时钟域设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法的跨时钟域设计，需要掌握跨时钟域时快慢时钟之间信号是如何同步的。 2跨时钟域慢速到快速时钟 由慢时钟到快 ......
时钟 语法 Verilog 15

11 Verilog语法_函数与任务

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的函数与任务，需要掌握具体的task和function语句的使用方法。 2函数与任务 task和functi ......
语法 函数 任务 Verilog 11

12 Verilog语法_仿真文件设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的仿真文件设计，需要掌握testbench的建立方法。 2仿真文件设计 当完成verilog工程设计后，首先 ......
语法 Verilog 文件 12

13 Verilog语法_流水线设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的流水线设计，需要掌握流水线的设计方法。 2流水线简介 2.1 什么是流水线 流水线的基本思想是：把一个重复 ......
流水线 语法 流水 Verilog 13

14 Verilog语法_同步与异步设计

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法的同步与异步设计，需要掌握同步时钟和异步时钟的设计方法。 2同步时钟 数字电路设计中，一般认为，频率相同 ......
语法 Verilog 14

09 Verilog语法_竞争与冒险

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节主要讲解Verilog语法竞争与冒险，需要掌握竞争与冒险的概念以及消除方法。 2竞争与冒险 2.1 什么是竞争与冒险 在数字电路设 ......
语法 Verilog 09

10 Verilog语法_一般设计规范

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的一般设计规范，需要掌握时序或组合电路设计中需要注意的几点，掌握设计避免出现锁存器。 2设计规范 上一节课我 ......
语法 Verilog 10

08 Verilog语法_模块端口与例化

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本小节讲解Verilog语法的模块端口与例化的方法，需要掌握模块的端口的类型，以及有几种例化方式。 2模块端口 模块在介绍设计方法时有提 ......
端口 语法 模块 Verilog 08

06 Verilog语法_时序控制与语句块

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节讲解时序控制语句相关的语法与几种语句块的使用介绍，需要掌握时序控制的规则和顺序块、并行块、命名块、嵌套块的使用。 2时序控制简介 V ......
时序 语句 语法 Verilog 06

01 Verilog语法_Verilog_HDL语言简介

软件版本：无 操作系统：WIN10 64bit 硬件平台：适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！ 1概述 本节主要介绍Verilog HDL的特点，发展历史及现状，主要应用场景。 2 Verilog HDL简介 Verilog HDL是一种硬 ......
Verilog Verilog_HDL 语法 语言 简介
共1060篇  :1/36页 首页上一页1下一页尾页