526互联

quartus verilog kicad prime

m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件

1.算法仿真效果 本系统Vivado2019.2平台开发，测试结果如下： rtl结构如下： 2.算法涉及理论知识概要 随着通信技术的不断发展，多进制数字调制方式逐渐受到人们的关注。其中，4ASK（四进制振幅键控）作为一种有效的调制方式，在通信系统中具有广泛的应用前景。4ASK调制是一种多进制数字调制 ......
testbench verilog 文件 系统 FPGA

verilog 命令行输入参数

方便进行配置参数的多次遍历 tb的.v文件中 //get RG_huffmantype from simv in shell initial begin if($value$plusargs("RG_type=%d", RG_type)) begin RG_HuffmanType = RG_type ......
命令 参数 verilog

verilog 简易fifo

fifo.v `timescale 1ns / 1ps module fifo #( parameter fifo_depth = 128 )( input clk, input rst, input read_en, input write_en, input write_data, output ......
简易 verilog fifo

m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件

1.算法仿真效果 本系统Vivado2019.2平台开发，测试结果如下： 2.算法涉及理论知识概要 2ASK调制解调是一种数字调制解调技术,它是基于ASK调制的一种数字调制方式。ASK调制是一种模拟调制方式,它是通过改变载波的振幅来传输数字信号。而2ASK调制解调则是将数字信号转换为二进制码,再通过 ......
testbench verilog 文件 系统 FPGA

Icarus Verilog Command File Format

Icarus Verilog Command File Format 以“#”字符开头的行是注释。忽略“#”字符之后的所有文本。 “//”字符序列还开始一个注释，该注释一直持续到行的末尾。 The "/*" and "*/" character sequences surround multi-li ......
Command Verilog Icarus Format File

AT_jag2017autumn_c Prime-Factor Prime

题目描述： 把一个数\(N\)分解质因数，比如\(210=2\times3\times5\times7,8=2\times2\times2\)。设\(f(x)\)即为\(x\)按如上方法分解后得到的数字个数。有多少个数满足\(f(x)\ (x\in [l,r],x \in Z)\)为质数？比如\(8 ......
Prime Prime-Factor autumn_c AT_jag autumn

Icarus Verilog的命令行参数

Icarus Verilog的命令行参数。Icarus Verilog是一个开源的Verilog模拟器，它使用命令行界面。以下是对这些参数的详解： -E: 仅进行预处理，不编译或模拟。 -I: 添加包含目录。 -L: 添加库目录。 -M: 生成依赖文件。 -N: 忽略文件中的某些部分。 -o: 指定 ......
命令 参数 Verilog Icarus

kicad 开源项目的编译

1.安装MSYS2 MSYS2 项目为编译 KiCad 所需的所有依赖项提供了包，点击该按钮下载安装程序 安装完成后，运行 MSYS2 安装路径中的 msys2_shell.cmd 文件，并运行命令 pacman -Syu， 更新到最新的软件包版本。如果更新了 msys2-runtime 包，请关闭 ......
项目 kicad

C++prime之输入输出文件

作为一种优秀的语言，C++必然是能操作文件的，但是我们要知道，C++是不直接处理输入输出的，而是通过一族定义在标准库中的类型来处理IO的。 ‘流’和‘缓冲区’ ‘流’和‘缓冲区’ C++程序把输入输出看作字节流，并且其只检查字节流，不需知道字节来自何方。 管理输入包括两步:将流与输入去向的程序关联起 ......
文件 prime

基于FPGA的Lorenz混沌系统verilog开发,含testbench和matlab辅助测试程序

1.算法运行效果图预览 将vivado的仿真结果导入到matlab显示三维混沌效果： 2.算法运行软件版本 vivado2019.2 matlab2022a 3.算法理论概述 洛伦兹混沌系统是一种非线性动力系统，最初由爱德华·洛伦兹（Edward Lorenz）于1963年引入，它的简单方程组引发了 ......
testbench verilog 程序 Lorenz matlab

15-Verilog Coding Style

Verilog Coding Style 1.为什么需要Coding Style 可综合性 - 代码需要综合成网表,如果写了一些不可综合的代码,会出现错误 可读性,代码通常有多个版本,所以需要保证代码的可读性 保证代码质量,方便后续的综合以及后端的布局布线 2.头文件 使用统一的文件头,其中包括: ......
Verilog Coding Style 15

m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件

1.算法仿真效果 vivado2019.2仿真结果如下： 将波形放大，看到如下效果： 2.算法涉及理论知识概要 8FSK（8-Frequency Shift Keying）是一种常用的数字调制方法，它通过在不同的频率上发送二进制数据来进行通信。8FSK在通信系统中被广泛应用，因为它具有较高的数据传输 ......
testbench verilog 文件 系统 FPGA

PAT_A1015 Reversible Primes

A reversible prime in any number system is a prime whose "reverse" in that number system is also a prime. For example in the decimal system 73 is a re ......
Reversible Primes PAT_A 1015 PAT

m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件

1.算法仿真效果 vivado2019.2版本开发，仿真结果如下： 2.算法涉及理论知识概要 四频移键控（4FSK）是一种常用的数字调制方法，具有较高的频带利用率和抗干扰性能。它利用不同的频率来传输二进制数据，通常应用于无线通信和数据传输等领域。 2.1、原理与数学公式 4FSK调制的基本原理是将输 ......
testbench verilog 文件 系统 FPGA

PAT 甲级【1015 Reversible Primes】

考察素数判断 考察进制转换 import java.io.IOException; import java.io.InputStreamReader; import java.io.StreamTokenizer; public class Main { @SuppressWarnings("unc ......
甲级 Reversible Primes 1015 PAT

Quartus 入门

转载请标明出处：https://www.cnblogs.com/leedsgarden/p/17790320.html 本文介绍的是Quartus的免费版，可以满足基本的教学需要 如果你用的是Xilinx的话，这篇文章不适合你。本文适用于Altera用户 下载安装 官方下载页面 在 Lite Edi ......
Quartus

洛谷题解 | AT_abc321_c Primes on Interval

目录题目翻译题目描述输入格式输出格式样例 #1样例输入 #1样例输出 #1样例 #2样例输入 #2样例输出 #2样例 #3样例输入 #3样例输出 #3题目简化题目思路AC代码 题目翻译 【题目描述】 你决定用素数定理来做一个调查. 众所周知, 素数又被称为质数，其含义就是除了数字一和本身之外不能被其 ......
题解 Interval AT_abc Primes 321

Verilog

数值表示 Verilog HDL 有下列四种基本的值来表示硬件电路中的电平逻辑： 0：逻辑 0 或 "假" 1：逻辑 1 或 "真" x 或 X：未知 z 或 Z：高阻 整数数值表示方法 十进制('d 或 'D)，十六进制('h 或 'H)，二进制（'b 或 'B），八进制（'o 或 'O） 指明位 ......
Verilog

通过MATLAB自动产生Hamming编译码的verilog实现,包含testbench

1.算法运行效果图预览 2.算法运行软件版本 matlab2022a和vivado2019.2 3.算法理论概述 Hamming 编码是一种用于纠错错误的线性分组码。它是由理查德·哈明（Richard Hamming）在20世纪中期提出的，用于在数字通信和存储系统中检测和纠正传输过程中产生的错误。本 ......
译码 testbench Hamming verilog MATLAB

Codeforces Round 884 (Div. 1 + Div. 2) B. Permutations & Primes

给一个正整数 \(n\) ，你需要构造一个 \(n\) 的排列 \(p_1, p_2, \cdots, p_n\) 。对于排列 \(p\) 的每个子段 \([l, r]\) ，\(mex_{i = l}^{r} a_i\) 的结果为质数的次数尽可能多。 此处的 \(mex\) 最小排除值最低为 \( ......
Permutations Codeforces Div Primes Round

m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，测试结果如下： GFDM调制信号放大： GFDM解调信号放大： 系统RTL结构图如下： 2.算法涉及理论知识概要 随着通信技术的不断发展，人们对数据传输速率和频谱效率的要求越来越高。为了满足这些需求，一种名为广义频分复用（GFDM）的 ......
testbench verilog 文件 系统 FPGA

verilog数的舍入溢出和截位

四舍五入（round） 前面讲的都是对数据进行扩位，这一节说的是对数据截位时如何进行四舍五入以提高截位后数据的精度。 假设一个9Q6格式的数据为：9’b011.101101，现在只想保留3位小数位，显然必须把最后三位小数位截掉，但是不能直接把数据截成6’b011.101，这样是不精确的，工程上一般也 ......
verilog

verilog浮点表示

1.verilog浮点表示 定点运算有两个缺点:①可处理动态范围小;②由截尾舍入产生的百分比误差随着数的绝对值的减小而增加，这个问题可利用浮点数来解决。根据IEE754-1985标准，非负数n可以用两个参数表示，即尾数M和指数E，其表示形式为：$\eta =M×2^{E}$ sign exponen ......
浮点 verilog

m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，测试结果如下 整个OFDM结构如下： 2.算法涉及理论知识概要 正交频分复用（Orthogonal Frequency Division Multiplexing, OFDM）是一种多载波调制技术，其基本原理是将高速数据信号分成多个低 ......
滤波器 testbench verilog 系统 FPGA

e-prime3安装

e-prime2.0版本太老，现在安装尝试3.0。 下载 链接: https://pan.baidu.com/s/1XJFDqhoArpIwEf0NpKvoIQ 提取码: h5xk 安装 解压安装包后，点击setup.exe开始安装！ 选择点击Install！ 选择点击Next！ 选择点击Next！ ......
e-prime prime

verilog基础语法

模块使用 模块定义加参数 module ctrl_5 #(parameter int addr_width=8, parameter int data_width=32)( input [addr_width-1:0] cmd_addr_i ); //模块例化时决定端口宽度 ctrl_5 #(.ad ......
语法 verilog 基础

prime table

1 struct Pt { 2 v:Vec<u64>, 3 } 4 5 impl Pt { 6 fn new(t:u64) -> Pt { 7 Pt { 8 v:vec![2], 9 } 10 .fill(t) 11 } 12 fn fill(mut self,n:u64) -> Self { 13 ......
prime table

System Verilog

数据类型 ​ 数据类型用来定义存储值或者用于线连接的变量 数据类型 位宽 符号 值 reg 可变 无符号 四态（0, 1, x, z） wire 可变 无符号 四态（0, 1, x, z） logic 可变 无符号 四态（0, 1, x, z） bit 1 无符号 二态（0, 1） byte 8 有 ......
Verilog System

ABC263G Erasing Prime Pairs 题解

这是一个只用最大流的做法。 思路 首先发现一个性质，除了 2 以外的所有质数都是奇数，而奇数 = 奇数 + 偶数，所以大多数情况下只能一奇一偶配对，唯一的特例是 \(1+1=2\)。 考虑先处理大于 1 的所有数的配对，对于所有 \(a_i + a_j\) 为质数的 \((i,j)\) 连边，由于合 ......
题解 Erasing Prime Pairs 263G

洛谷题解 | AT_abc321_c Primes on Interval

目录题目翻译题目描述输入格式输出格式样例 #1样例输入 #1样例输出 #1样例 #2样例输入 #2样例输出 #2样例 #3样例输入 #3样例输出 #3题目简化题目思路AC代码 题目翻译 【题目描述】 你决定用素数定理来做一个调查. 众所周知, 素数又被称为质数，其含义就是除了数字一和本身之外不能被其 ......
题解 Interval AT_abc Primes 321
共245篇  :3/9页 首页上一页3下一页尾页