526互联

差别verilog

verilog数的舍入溢出和截位

四舍五入（round） 前面讲的都是对数据进行扩位，这一节说的是对数据截位时如何进行四舍五入以提高截位后数据的精度。 假设一个9Q6格式的数据为：9’b011.101101，现在只想保留3位小数位，显然必须把最后三位小数位截掉，但是不能直接把数据截成6’b011.101，这样是不精确的，工程上一般也 ......
verilog

verilog浮点表示

1.verilog浮点表示 定点运算有两个缺点:①可处理动态范围小;②由截尾舍入产生的百分比误差随着数的绝对值的减小而增加，这个问题可利用浮点数来解决。根据IEE754-1985标准，非负数n可以用两个参数表示，即尾数M和指数E，其表示形式为：$\eta =M×2^{E}$ sign exponen ......
浮点 verilog

FreeRTOS 和 RT-Thread 功能差别对比

软件定时器 FreeRTOS：定时器函数在 task 中被调用，居于任务调度的定时器 RT-Thread：定时器函数既可以配置为在 task 中被调用，也可以配置为在 tick 中断中被调用 ......
RT-Thread 差别 FreeRTOS 功能 Thread

m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，测试结果如下 整个OFDM结构如下： 2.算法涉及理论知识概要 正交频分复用（Orthogonal Frequency Division Multiplexing, OFDM）是一种多载波调制技术，其基本原理是将高速数据信号分成多个低 ......
滤波器 testbench verilog 系统 FPGA

verilog基础语法

模块使用 模块定义加参数 module ctrl_5 #(parameter int addr_width=8, parameter int data_width=32)( input [addr_width-1:0] cmd_addr_i ); //模块例化时决定端口宽度 ctrl_5 #(.ad ......
语法 verilog 基础

python中yield和return差别

前言 经常遇到函数当中有关键字yield，它起着什么作用？和return的区别在哪里，下面对return和yield进行浅显易懂的解释。 一、yield关键字到底做了什么？ 如果不太好理解yield的功能，其实可以把他看作return的兄弟来看，他们都在函数当中执行，并且履行着返回结果的职责。 这两 ......
差别 python return yield

System Verilog

数据类型 ​ 数据类型用来定义存储值或者用于线连接的变量 数据类型 位宽 符号 值 reg 可变 无符号 四态（0, 1, x, z） wire 可变 无符号 四态（0, 1, x, z） logic 可变 无符号 四态（0, 1, x, z） bit 1 无符号 二态（0, 1） byte 8 有 ......
Verilog System

Verilog 随机数及概率分布

转载：7.3 Verilog 随机数及概率分布 | 菜鸟教程 (runoob.com) 随机数 Verilog 中使用系统任务 $random(seed) 产生随机数，seed 为随机数种子。 seed 值不同，产生的随机数也不同。如果 seed 相同，产生的随机数也是一样的。 可以为 seed 赋 ......
随机数 概率 Verilog

verilog语法

状态 verilog中对于状态的描述一共有四个 1：高电平 0：低电平 x：未知，可以是高电平也可以是低电平 z：高阻态，悬空状态 进制 verilog的进制和其他语言有很大的不同 二进制：4'b0101表示四位二进制的0101 十进制：4'd2表示四位十进制的2 十六进制：4'ha表示四位十六进制 ......
语法 verilog

Verilog阻塞和非阻塞赋值引申出的原则分析

原则1：时序电路建模时，用非阻塞赋值。 原则2：锁存器电路建模时，用非阻塞赋值。 原则3：用always块写组合逻辑时，采用阻塞赋值。 原则4：在同一个always块中同时建立时序和组合逻辑电路时，用非阻塞赋值。 原则5：在同一个always块中不要同时使用非阻塞赋值和阻塞赋值。 原则6：不要在多个 ......
原则 Verilog

Docker和虚拟机的差别

......
差别 Docker

m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小

1.算法仿真效果 其中Vivado2019.2仿真结果如下： 没有costas环，频偏对基带数据的影响 加入costas环的基带数据 2.算法涉及理论知识概要 Costas环是一种用于载波同步的常见方法，特别是在调制解调中，它被广泛用于解调相位调制信号，如二进制调相（BPSK）或四进制调相（QPSK ......
载波 testbench 大小 verilog costas

Verilog实现定点乘法器

# 实验目的 - 理解定点乘法的不同实现算法的原理，掌握基本实现算法。 - 熟悉并运用 Verilog 语言进行电路设计。 - 为后续设计 CPU 的实验打下基础。 # 实验内容 定点乘法器有多种实现，实验要求实现迭代乘法器，其结构如图所示。 ![](https://pic.imgdb.cn/ite ......
乘法器 乘法 定点 Verilog

redis与普通数据库的差别

......
差别 数据库 数据 redis

WPF 使用 Dispatcher 的 InvokeAsync 和 BeginInvoke 的异常处理差别

一般认为 WPF 的 Dispatcher 的 InvokeAsync 方法是 BeginInvoke 方法的平替方法和升级版，接近在任何情况下都应该在业务层使用 InvokeAsync 方法代替 BeginInvoke 方法。然而在异常的处理上，这两个方法还是有细微的差别的，不能说是坏事，依然可以 ......
BeginInvoke InvokeAsync Dispatcher 差别 WPF

非技术 做事情的急和快的差别

我的坑队友给我推荐了一本书，开始他吹的特别好，然而我花了一点时间下载下来，再看了几页之后，我发现这就是一本毒鸡汤。然而看都看了，还是要写写读书笔记的 由于这本书属于毒鸡汤类型，我就不记录书名了。本文是记录我翻这本书翻到的一页的内容的读书笔记，这一页的大意是，如果有一个人很着急要你帮忙开发一个软件，那 ......
差别

数字IC习题2--verilog阻塞、非阻塞、延迟的用法

详细的verilog阻塞、非阻塞、延迟的用法概念见以下链接 https://zhuanlan.zhihu.com/p/175078300https://zhuanlan.zhihu.com/p/423993521 本文主要讲述这道笔试题解题思路： 【例题1】 module b1; integer A ......
习题 verilog 数字

System Verilog中的各种数据结构总结，automatic/static的用法

想到什么说什么 # 首先先总结System Verilog一些约定俗成的规定： 1. 硬件中的端口用logic来表示，而在软件中就可以使用二值变量int # 在验证平台中常用的数据结构分为这以下四种 1. 定宽数组，也就是数组的长度是确定的。 * 遍历时，最好用foreach，这样阅读性很高，但也可 ......
数据结构 automatic Verilog 结构 数据

初始Docker-Docker和虚拟机的差别

......
Docker Docker-Docker 差别

m基于FPGA的多径信道模拟verilog实现,包含testbench,可配置SNR,频偏,多径增益和多径延迟

1.算法仿真效果 其中Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 瑞利分布是一个均值为0，方差为σ²的平稳窄带高斯过程，其包络的一维分布是瑞利分布。其表达式及概率密度如图所示。瑞利分布是最常见的用于描述平坦衰落信号接收包络或独立多径分量接受包络统计时变特性的一种分布类型。两个正 ......
信道 testbench verilog FPGA SNR

m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏

1.算法仿真效果 vivado2019.2仿真结果如下： SNR=0db，无频偏 SNR=5db，无频偏 SNR=25db，无频偏 SNR=45db，带频偏 2.算法涉及理论知识概要 高斯白噪声信道在通信系统中具有重要意义，模拟此类信道有助于评估系统性能。本文提出的FPGA实现系统可以灵活地模拟不同 ......
信道 噪声 testbench verilog 系统

写Verilog通用模块的技巧----持续更新

在编写代码为了能够方便移植或者说为了一劳永逸，往往会考虑把模块代码写得更加的通用。比如可以进行传参配置，这里主要是通过位宽传参。笔者写过不少的代码，觉得写通用模块代码需要思考挺长的时间去处理数据赋值之类的，需要总结出公式才能使代码通用，为了方便查找，这里就总结下笔者常用到的一些写法，大部分的通用代码 ......
模块 Verilog 技巧

【Verilog】一文带你了解verilog基础语法

Verilog很简单，always..if..else走天下。 ——鲁迅 前言 虽说verilog很简单，简单到always..if..else走天下。 但是也会有不知道怎么写代码的尴尬场景。代码也写了不少了，回过头来，再来继续学习Verilog，整理再出发！ 大概思路：基础语法——高级语法——Ve ......
语法 Verilog verilog 基础

学习的苦和生活的苦差别真的很显著吗

学习的苦和生活的苦差别真的很显著吗？吃生活的苦的人比吃学习苦的人低一等吗？ 创作声明: 内容包含医疗建议 299 人赞同了该回答 两种苦不存在高低优劣，在生活的苦面前，学习的苦连个渣都不算，甚至都不能算痛苦。 我经常会遇到一些在职考生，不论是考公还是考研，这类人在社会的油锅里滚过一回后，终于悟出了学 ......
差别

verilog阻塞赋值非阻塞赋值和组合时序逻辑

阻塞赋值= 非阻塞赋值<= 具体可参考https://blog.csdn.net/Times_poem/article/details/52032890 基本原则： 1.时序逻辑一定要用非阻塞赋值<=，且敏感列表中有posedge就用<= 2.组合逻辑一定要用阻塞赋值=，敏感列表没有posedge就 ......
时序 逻辑 verilog

teamcenter awc 这两个柱状图数据比例差别太大，导致进行中的13条数据显示不出来，点击事件有触发不了

原因： 解决方法： 修改参数： ......
数据 teamcenter 差别 比例 两个

verilog中端口定义方式以及如何使用变量

一、module端口定义方式 目前有两种方式能够对module端口进行定义， 第一种是我目前使用比较多的，把I/O说明写在端口声明语句里，方式A： 1 module block( 2 input a,b, 3 output c,d 4 ); 5 6 assign c=a|b; 7 assign d= ......
变量 端口 verilog 方式

元宇宙和数字孪生的差别与联系是什么？

元宇宙和数字孪生是两个引人瞩目的概念，它们在虚拟与现实世界的交汇点上呈现出独特的视角和应用。虽然二者都涉及数字化和模拟技术，但在其差异与联系上，我们可以发现深刻的内涵和潜力。 ......
差别 宇宙 数字

m基于双UW序列的数据帧检测verilog实现,含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，仿真结果如下： 2.算法涉及理论知识概要 "基于双UW序列的数据帧检测Verilog实现"是一种数字电路设计方案，旨在实现数据通信中的数据帧检测功能。该方案采用双UW（Unambiguous Word）序列作为同步序列，通过硬件描述语 ......
序列 testbench verilog 数据

promise和async await的差别

Promise 是 ES6 引入的一种处理异步操作的机制。它可以表示一个异步操作的最终完成或失败，并在完成或失败后返回结果或错误信息。 Async/await 是 ES8（ECMAScript 2017）引入的一种基于 Promise 的语法糖，用于更简洁地处理异步操作。它可以让异步的代码看起来更像 ......
差别 promise async await
共206篇  :3/7页 首页上一页3下一页尾页